ニュースリリース - 2016年7月12日

テストパターン生成にかかる期間を数日単位から数時間単位に短縮するTetraMAX II

テストコスト、テストパターンを25% 削減し、実行時間が桁違いに短いATPG エンジンを搭載

概要

• 桁違いに高速なATPG エンジンにより、最初のテスト用シリコン・サンプルが完成する前までにテストパターンの準備が完了
  
• パターン数を大幅に削減できるため、テストコストの低減、もしくは同じコストでより高品質なテスト実行が可能
  
• 実績豊富なインターフェイスの継承により、リスクフリーで容易に導入可能
  

2016年7月12日 カリフォルニア州マウンテンビュー発 – シノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、次世代のテストパターン自動生成（ATPG）ならびに診断ソリューション TetraMAX^® II を発表した。TetraMAX II には、シノプシスがInternational Test Conference 2015 で発表した革新的なテスト・エンジンが搭載されており、ATPG 実行時間を数日単位から数時間の単位に短縮できるため、最初のテスト用シリコン・サンプルが完成するまでにテストパターンの準備を完了できる。また、テストパターンを25% 削減できるため、テスター使用時間を削減しシリコン・テストのコストを低減することができる。あるいは車載向けチップのように品質要件が厳格なアプリケーションに対しては、同じテストコストでより高品質なテストを実行することもできる。実績豊富なATPG インターフェイスを継承しているため、既存の設計 / テスト・フローにリスクフリーで容易に導入することができる。インド・バンガロールのLeela Palace ホテルで開催されるSynopsys Users Group（SNUG） India にて、TetraMAX II を活用した設計事例が発表される。

TetraMAX II には、最新のテストパターン生成エンジン、故障シミュレーション/診断エンジンが搭載されている。これらのエンジンは、実行速度が桁違いに早く、メモリー使用効率も大幅に向上し、テストパターン生成機能に高度な最適化が施されており、ATPG ならびに診断プロセスを細粒度マルチ・スレッディングで実行することができる。こうした革新技術により、テストパターンを大幅に削減でき、ATPG 実行時間を数日単位から数時間の単位に短縮することができる。また、他に類を見ない高いメモリー使用効率を実現しているため、デザイン規模に関わらずサーバー上の全てのコアを活用してテストを実行できる。この点でも、TetraMAX II は、実行に大きなメモリーを必要とした既存ソリューションを凌駕している。量産チップでの実績が豊富なデザイン・モデリング / ルール・チェッキング環境や、ユーザー / ツール・インターフェイスを継承しているため、最も難易度の高いデザインに対してもTetraMAX II は迅速かつリスクフリーで適用することができる。また、DFTソリューション DFTMAX^TM、スタティックタイミング・サインオフ・ソリューション PrimeTime^®、RC 抽出ソリューション StarRC などのGalaxy デザイン・プラットフォーム構成ツールをはじめ、イールド・マネージメント・ソリューション　Yield Explorer^®、デバッグ・ソリューション Verdi^®などその他のシノプシス製ツールとも緊密に統合されているため、最も生産性の高いフローで、最高品質のテストを最短時間で実行することができる。

シノプシス　デザイングループ　主席上級副社長兼ジェネラルマネージャー　Antun Domic は、次のように述べている。「最も難易度の高いデザインに対しても高品質なテストを実行できるシノプシスの合成ベース・テスト・ソリューションは、世界中の設計者の皆様から厚い信頼をいただいています。今回のTetraMAX II のご提供は、革新的/画期的なテスト・テクノロジを継続的にお届けし、より高速なATPG / 診断とシリコン・テスト期間短縮を必要とされているお客様の期待にお応えしていくという当社のコミットメントを実践したものです」

シノプシスの合成ベース・テスト・ソリューションについて
シノプシスの合成ベース・テスト・ソリューションは、DFTMAX ならびにDFTMAX Ultra（テスト圧縮ソリューション）、TetraMAX I ならびにTetraMAX II（パワー考慮のロジック・テストならびにシリコン診断ソリューション）、DFTMAX　LogicBIST（インシステム・セルフテスト・ソリューション）、SpyGlass^® DFT ADV（RTLテスト容易性解析ソリューション）、DesignWare^® STAR Hierarchical System（SoC上のIP/コアの階層テスト・ソリューション）、DesignWare STAR Memory System^®（組込みテスト/リペア/診断ソリューション）、Z01X（故障シミュレータ）、Yield Explorer（デザイン・ベース・イールド解析ソリューション）、Camelot^TM（CAD ナビゲーション・システム）で構成されている。 シノプシスのテスト・ソリューションでは、組込みテスト・テクノロジとRTL 合成ソリューション Design Compiler^®が緊密に統合されているため、論理機能とテスト容易性を考慮したタイミング / 消費電力 / 面積 / 配線密度の最適化を実行することができ、最終的な設計収束を最短期間で達成することができる。また、Design Compiler、配置配線ソリューション IC Compiler^TM II、スタティックタイミング・サインオフ・ソリューション PrimeTime などのGalaxy デザイン・プラットフォーム構成ツール群とも緊密に統合されているため、設計とテストの両目標を満たした開発をより短期間で達成し、より高い故障カバレッジと短期間でのイールド向上を実現することができる。

シノプシスについて
Synopsys, Inc.（Nasdaq上場コード:SNPS）は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域（Silicon to Software）をカバーするソリューションを提供している。電子設計自動化（EDA）ソリューションならびに半導体設計資産（IP）のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第15 位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC（system-on-chip）設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。