ニュースリリース - 2010年6月11日

シノプシス、TSMC社の28nmプロセス・テクノロジをターゲットにした設計を実現する -- 包括的なソリューションを、リファレンス・フロー 11.0で提供

システムレベル設計テクノロジ、インデザイン検証テクノロジの追加により、 実チップ製造に向けて
より最適化されたデザインを実現する手法を提供

2010年6月9日 カリフォルニア州マウンテンビュー発 -半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、TSMC社の28nmプロセス・テクノロジをターゲットにした設計を実現する包括的なソリューションを、リファレンス・フロー 11.0で提供開始したと発表した。今回新しく追加されたソリューションの主なものは、システムレベル設計検証ソリューション、“インデザイン”フィジカル検証などの28nmプロセス向けの新機能、3D LSI実現のためのシリコン貫通ビア（TSV = thru-silicon via）対応テクノロジなどである。リファレンス・フロー 11.0を構成するシノプシスの設計・検証ツール群ならびにIP群により、設計生産性、電力消費、歩留まりを改善し、より高性能で高い集積度のチップを実現できるようになる。

TSMC社　デザイン・インフラストラクチャ・マーケティング担当シニアディレクター　S.T. Juang氏は、次のように語っている。「TSMCとシノプシス社は、TSMCリファレンス・フローの開発で長い協業の歴史を持っています。このリファレンス・フロー 11.0で実現したシノプシス社のツールならびにIPと、当社の28nm設計メソドロジならびにプロセス・テクノロジの組み合わせは、デザインの最適性能と低消費電力を実現しつつ製造適合性も確保できる包括的なソリューションを設計者の皆様にお届けします。TSVやシステムレベルの設計テクノロジなど、今回のリファレンス・フローに組み込んだ新しいテクノロジにより、全く新しい次元の技術革新を両社共通のお客様にご提供します」

シノプシスは、リファレンス・フロー 11.0で提供するソリューションに、システムレベル～RTLの設計・検証テクノロジを追加した。オンチップバスだけでなくペリフェラルもカバーするDesignWareの論理合成可能な設計用IPと検証用IPソリューションにより、設計者はAMBA®プロトコル上にシステムを迅速に組み上げることができる。また、バーチャル・プラットフォーム作成ツールであるInnovatorとDesignWare System-Level Libraryモデルが提供する統合開発環境により、システムオンチップ（SoC）開発者はハードウェアが完成する数ヶ月前の段階でバーチャル・プロトタイプを作成し、システム全体のデバッグを効率的に行えるようになるため、製品の市場投入を早めることができる。リファレンス・フロー 11.0で提供するシステムレベル・ソリューションは、VCSならびにVMMのテクノロジを介してRTLにつながる。バーチャル・プロトタイプの作成プロセスで生成されるESLテストベンチやIPは、VCS環境で再利用され、SystemVerilog/Verilog/VHDLとの協調検証を実行できる。

Galaxyデザイン・プラットフォームでは、配置配線を担うIC Compiler、フィジカル検証を行うIC Validator、RC抽出を実行するStarRCが、TSMC社の最新の28nmデザインルール・セットに完全対応した。なかでも、IC Validatorが実行する“インデザイン”フィジカル検証はGalaxyの重要な新機能である。これにより、デザインの製造適合性が向上し、より早くデザインをテープアウトできるようになる。“インデザイン”フィジカル検証手法を用いることにより、設計者は、IC Compilerを用いてフィジカル設計を実行しながらフィジカル検証を進めることができるため、サインオフに向けて製造適合性の確保された設計を生成でき、28nmのような最先端プロセス・ノードで頻発する設計最終段階での問題発生を回避できる。IC CompilerとIC Validatorの協調動作で実行されるデザインルール違反自動修正は、これまで最終段階で手作業で行ってきたデザインルール違反修正作業がもたらす膨大な負荷を劇的に改善する。

Eclypseローパワー・ソリューションは、IEEE1801TM（UPF）標準準拠の機能向上した階層ローパワー設計フローを提供する。また、Eclypseのインプリメンテーション・プラットフォームは、ローパワー・ルールを守ったパワー・マネージメントを実現し、Eclypseの検証プラットフォームであるVCS/MVSIM/MVRCは、複数のパワーレールを持つマクロやアナログIPブロック、パワー・コントロール・アーキテクチャを持つデザインに対する高精度なシミュレーションとスタティック検証を実現する。

また今回のリファレンス・フロー 11.0から、3D LSI実現に向けたTSV対応も開始している。伝統的に言われ続けてきたLSIのトランジスタ集積ペースへの追随を助けるためのテクノロジを提供し、シングル・パッケージ内に複数のシリコンチップを重ねて実装する3D LSIを実現する。シノプシスはTSMC社と協業し、インプリメンテーション、解析、サインオフといったあらゆる設計フェーズを通じてシリコンチップの立体集積に対応した3D LSI設計フローを提供する。

シノプシス　コーポレート・マーケティング＆ストラテジック・アライアンス担当副社長　Rich Goldmanは、次のように述べている。「当社は、我々のローパワー設計や製造適合性確保などの個別テクノロジだけでなく、設計や検証プラットフォーム全体が、複雑化を極めるデザインに確実に対応できるようにするためにTSMC社と密接に協業してまいりました。最先端のシステムレベル設計・検証機能や、IP、3D LSIテクノロジなどをリファレンス・フロー 11.0に統合することにより、我々は28nm SoC実現のために 最適化された手法をを両社共通のお客様にご提供します」

TSMCリファレンス・フロー 11.0のシノプシス・フローについて
TSMCリファレンス・フロー 11.0には、シノプシスの包括的なシステムレベル設計ソリューション、インプリメンテーション・ソリューション、検証ソリューション、IPが組み込まれている。主要な構成要素は以下の通りである。

また、シノプシスのプロフェッショナル・サービスは、TSMCデザインセンター・アライアンスに加盟しており、TSMCリファレンス・フロー 11.0でのチップ・インプリメンテーションならびにフローの適用に関して、技術的専門知識を提供できる。さらにシノプシスは、DesignWareライブラリのユーザーに、TSMC Nexsysスタンダードセル・ライブラリならびにI/Oライブラリを無償で提供している。