ニュースリリース - 2016年3月31日

GSI Technology社、FinFETデザインに向けて設計ツールをCustom Compilerに変更

In-Design Assistantsにより、イタレーションを削減

概要

  • GSI Technology社がこれまで使用してきたカスタム設計ツール群で構成する設計フロー全体をCustom Compilerに切り替え
  • In-Design Assistantsにより、イタレーションを削減
  • 適用のし易さが、短期間での設計環境変更の決め手


2016年3月30日 カリフォルニア州マウンテンビュー発 – 
シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、GSI Technology社(以下、GSI)が、既存の設計環境をCustom CompilerTMに切り替えたことを発表した。Custom Compilerは、シノプシスが新たに開発したカスタム設計ソリューションである( 本日同時発表のリリース文 参照)。GSIは、ネットワーク機器、軍事関連機器、医療機器、車載機器むけに様々な高性能モリー製品を開発・提供している。FinFETデザインへの移行準備にあたり、GSIでは同社のカスタム・デザイン開発環境の見直しを決定した。市販の設計ソリューションを複数評価した結果、革新的なビジュアル・アシスト設計自動化テクノロジとFinFET設計生産性の向上に着目してCustom Compilerを選定した。同社にとって特に大きな決定要因となったのは、FinFETデザインで重大な問題となるエレクトロマイグレーションやIRドロップなどの現象を防ぐIn-Design Assistants機能である。またGSIでは、シノプシスの高精度回路シミュレータ HSPICE® 、ファーストSPICEのFineSim® 、寄生容量抽出ツール StarRCTM 、フィジカル検証ツール IC Validatorの採用も決定した。これらのツールは、Custom Compilerの設計環境に統合されており、同社が必要とする完全なFinFETカスタム設計フローを構築することができるためである。

GSI社 CADマネージャー Randy You氏は、次のように語っている。「FinFETテクノロジがもたらすメリットの中から最良のものを引き出すためには、FinFET設計に重点を置いた設計フローが必要でした。Custom Compilerがそれです。例えば、Custom Compilerが提供してくれるIn-Design Assistants機能は、不必要なイタレーションを削減し、設計生産性を向上させることにより、FinFETならではのデザインの複雑性への対処を可能にしてくれました」

GSI社 上級副社長 Patrick Chuang氏は、次のように語っている「当社がこれまで使ってきた設計環境をCustom Compilerに置き換える上で重要な判断基準となったのは、シノプシス社と当社が使っているファウンダリ各社との協業関係、特にFinFETテクノロジにおけるそれでした。こうした協業関係を見て、Custom CompilerならFinFETテクノロジに対応できる設計フローを提供してくれると確信できました」

In-Design Assistantsは、物理的・電気的なエラーをサインオフ検証以前の段階で把握することにより、開発コスト要因となるイタレーションを削減する。Custom Compilerには、非常に高速なデザイン・ルール・チェック(DRC)エンジンが組み込まれており、あらゆる工程でDRCを実行しつつ設計を進めることができる。さらに、エレクトロマイグレーション・チェックや寄生容量抽出もCustom Compiler環境下でネイティブ実行できる。一般に“電気的な効果を考慮する”と主張するツールとは異なり、Custom Compiler は、業界のゴールデン・スタンダード・ツールであるシノプシスのStarRCの抽出エンジンを使用している。

シノプシス デザイン・グループ 主席上級副社長兼ジェネラルマネージャー Antun Domicは、次のように述べている。「GSI様にCustom Compilerをはじめとするシノプシスのカスタム設計ソリューションをフル・ポートフォリオでご採用いただいたという事実は、これらのツール群がFinFETデザインで力を発揮するソリューションであることの証左です。In-Design Assistantsのようなビジュアル・アシスト設計自動化テクノロジこそが、FinFETデザインの設計生産性ギャップ克服を実現するための鍵となります」

Custom Compilerについて 
Custom Compilerは、FinFETデザインの完成までにかかる期間を数日単位から数時間単位に短縮する。Custom Compilerは、レイアウト設計者に、なじみ易いグラフィカルなユースモデルを提供することにより、複雑なコーディングや設計制約定義を行う手間を省き、設計生産性を向上させる。設計者は、特段のセットアップ作業をすることなく、繰り返し発生するルーチン・タスクを自動処理することができる。

Custom Compilerビジュアル・アシスト設計自動化ソリューションは、Layout、In-Design、Template、Co-Designの4つの “Assistants”機能を提供する。Layout Assistantsは、ビジュアルなガイド機能に従って配置配線を自動化することにより、レイアウトにかかる時間を短縮する。In-Design Assistantsは、物理的・電気的なエラーをサインオフ検証以前の段階で把握することにより、イタレーションを削減する。Template Assistantsでは、シンプルな操作で、既存のレイアウト・パターンを新しいデザインに適用できるため、蓄積した過去の設計ノウハウの再利用が容易になる。Co-Design Assistantsにより、カスタム回路とデジタル回路の混在デザインに対して、IC CompilerTMとCustom Compilerを、統合された設計ソリューションとして使用することができる。

Custom Compilerは、業界標準の設計データベース Open Accessをベースにしており、スケマティック入力からシミュレーション解析、レイアウトにいたるまでオープンな設計環境を提供している。また、シノプシスのカスタム・シミュレーション・ツール、フィジカル検証ツール、デジタル設計ツールとも統合されているため、包括的なカスタム設計環境を提供することができる。Custom Compilerに関する詳細情報は、www.custom-compiler.info より入手可能。

シノプシスについて
Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第16位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。

# # #

Synopsysは、Synopsys, Inc.の登録商標です。 
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充 
TEL: 03-6746-3940  FAX: 03-6746-3941