ニュースリリース - 2016年3月31日

STMicroelectronics社、Custom CompilerによりIP開発の生産性を大幅に向上

Template Assistantsにより、レイアウトにかかる期間を短縮

概要

  • 慎重な評価作業と緊密な協業を経て、STMicroelectronics社の量産製品設計にCustom Compilerを採用
  • Template Assistantsにより、メモリーならびにスタンダードセルの開発でレイアウトにかかる期間を短縮
  • STMicroelectronics社のFD-SOIプロセス・テクノロジでCustom Compilerの効果が実証


2016年3月30日 カリフォルニア州マウンテンビュー発 – 
シノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、幅広い分野のエレクトロニクス機器向けにソリューションを提供している半導体リーディング・カンパニーのSTMicroelectronics社(以下、ST)が、28nm FD-SOIプロセスで開始するIP開発に、Custom CompilerTMをカスタム設計ソリューションとして採用したことを発表した。Custom Compilerは、シノプシスが新たに開発したカスタム設計ソリューションである(本日同時発表のリリース文 参照)。大掛かりな評価作業とカスタム設計/レイアウトへの適性審査を経て、STのフランスならびにインドの開発拠点で量産設計のスケマティック・エントリーからカスタム・レイアウトをカバーするフローとして、Custom Compilerが使用されることとなった。

STMicroelectronics社 デザイン・プラットフォーム・ディレクター Cyril Colin-Madan氏は、次のように語っている。「当社は、28nm FD-SOIプロセスのスタンダードセルならびにメモリーのレイアウトにCustom Compilerを採用しました。採用に当たっては、同ツールが当社の要求を満たすソリューションであるかどうかを確認するために様々な審査基準から評価を行いました。決定打となったのは、Custom Compilerを使用することによってもたらされた設計生産性の向上です。Custom CompilerのTemplate Assistants機能を使用することで、以前の設計で行ったレイアウトを新しいデザインに再利用するのが容易になり、典型的なセル設計で数日かかっていたレイアウト時間を数時間単位に短縮することができました」

Custom CompilerのTemplate Assistants機能により、設計者はカスタム・デザインをテンプレート形式で保存・再利用することができるようになる。設計者は、利用価値のある配置・配線パターンを保存して、新しい設計で適用することができる。シノプシス自身、自社のIP開発部門でこの手法を活用し、レイアウト工程にかかる期間の短縮を実現した。そして今後は、この機能がシノプシスの顧客企業でも活用できるようになった。

シノプシス デザイン・グループ 主席上級副社長兼ジェネラルマネージャー Antun Domicは、次のように述べている。「ST様は、Custom Compiler開発の重要パートナーでした。ST様との協業により、Custom Compilerのカスタム設計フロー全体の精緻化と検証を実施でき、また、いただいた貴重なフィードバックを通じてCustom Compilerを多国籍の開発部門でも適用が容易なツールに仕上げることができました。現在もST様との緊密なコラボレーションは継続しており、同社のIP設計コミュニティーに展開していく方針です」

Custom Compilerについて 
Custom Compilerは、FinFETデザインの完成までにかかる期間を数日単位から数時間単位に短縮する。Custom Compilerは、レイアウト設計者に、なじみ易いグラフィカルなユースモデルを提供することにより、複雑なコーディングや設計制約定義を行う手間を省き、設計生産性を向上させる。設計者は、特段のセットアップ作業をすることなく、繰り返し発生するルーチン・タスクを自動処理することができる。

Custom Compilerビジュアル・アシスト設計自動化ソリューションは、Layout、In-Design、Template、Co-Designの4つの “Assistants”機能を提供する。Layout Assistantsは、ビジュアルなガイド機能に従って配置配線を自動化することにより、レイアウトにかかる時間を短縮する。In-Design Assistantsは、物理的・電気的なエラーをサインオフ検証以前の段階で把握することにより、イタレーションを削減する。Template Assistantsでは、シンプルな操作で、既存のレイアウト・パターンを新しいデザインに適用できるため、蓄積した過去の設計ノウハウの再利用が容易になる。Co-Design Assistantsにより、カスタム回路とデジタル回路の混在デザインに対して、IC CompilerTMとCustom Compilerを、統合された設計ソリューションとして使用することができる。

Custom Compilerは、業界標準の設計データベース Open Accessをベースにしており、スケマティック入力からシミュレーション解析、レイアウトにいたるまでオープンな設計環境を提供している。また、シノプシスのカスタム・シミュレーション・ツール、フィジカル検証ツール、デジタル設計ツールとも統合されているため、包括的なカスタム設計環境を提供することができる。Custom Compilerに関する詳細情報は、www.custom-compiler.info より入手可能。

シノプシスについて
 
Synopsys, Inc.(Nasdaq上場コード:SNPS)は、我々が日々使用しているエレクトロニクス機器やソフトウェア製品を開発する先進企業のパートナーとして、半導体設計からソフトウェア開発に至る領域(Silicon to Software)をカバーするソリューションを提供している。電子設計自動化(EDA)ソリューションならびに半導体設計資産(IP)のグローバル・リーディング・カンパニーとして長年にわたる実績を持ち、ソフトウェア品質/セキュリティ・ソリューションの分野でも業界をリードしており、世界第16位のソフトウェア・カンパニーとなっている。シノプシスは、最先端の半導体を開発しているSoC(system-on-chip)設計者、最高レベルの品質とセキュリティが要求されるアプリケーション・ソフトウェアの開発者に、高品質で信頼性の高い革新的製品の開発に欠かせないソリューションを提供している。詳細な情報は、 http://www.synopsys.com/japan より入手可能。

# # #

Synopsysは、Synopsys, Inc.の登録商標です。 
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充 
TEL: 03-6746-3940  FAX: 03-6746-3941