ニュースリリース - 2014年3月5日

シノプシス、検証生産性を3倍に向上するVerification Compilerを発表

完全な検証フローを構築する次世代のソフトウェア・テクノロジを提供

概要

  • スタティック/フォーマル検証を始めとする各種の次世代検証テクノロジによりパフォーマンスが5倍向上
  • シミュレーション、スタティック/フォーマル検証、検証用IP(VIP)、デバッグ、カバレッジ解析のテクノロジをネイティブ統合することにより、性能と生産性を向上
  • 使い易いデバッグ・プラットフォーム Verdi3上に組み込まれた新しい最先端SoCデバッグ機能によりデバッグ効率が向上
  • ネイティブ・ローパワー・シミュレーション、X値伝播シミュレーション、次世代ローパワー・スタティック/フォーマル検証による完全なローパワー検証ソリューションを提供
  • シミュレーションならびにデバッグ環境に統合された幅広いVIP(ARM® AMBA® 4 AXITMやAMBA 5 CHIインターコネクト、Ethernet、MIPI、PCIe、その他多数)により性能と生産性が向上
  • コンカレント検証ライセンス・モデルにより全体の生産性が3倍向上


2014年3月4日 カリフォルニア州マウンテンビュー発 - 
半導体やエレクトロニクス・システムのイノベーションを加速させる開発用ソフトウェア、IP、技術サービスの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、SoC検証テクノロジとその将来的発展性に、これまでに無い新しいビジョンを持ちこんだ新ソリューション Verification Compilerを発表した。Verification Compilerは、デバッグ、スタティック/フォーマル検証、シミュレーション、検証用IP(VIP)、カバレッジ解析などの次世代検証テクノロジを統合した完全なソリューションである。このテクノロジ統合により、パフォーマンスは5倍に向上しデバッグ効率も大幅に改善、SoC検証チームは、完全な機能検証フローを単一ツールで構築できるようになる。次世代検証テクノロジと統合フロー、コンカレント検証ライセンス・モデルにより検証生産性は3倍向上し、SoC開発期間短縮の課題に対応する。

マルチメディア・プレスリリースは下記を参照 
https://www.synopsys.com/company/newsroom/mnr/introducing-verification-compiler-news-release.html

NVIDIA社 GPUエンジニアリング担当上級副社長 Jonah Alben氏は次のように語っている。「検証の複雑性は、ムーアの法則よりも速いペースで進んでいます。この問題を解決するには、スタティック/フォーマル検証のような次世代検証テクノロジが必要なだけでなく、様々な検証テクノロジへの個別投資を抑制するためにテクノロジ統合フローが必要です。シノプシス社のVerification Compilerは、業界の革新に向けてオープン・インターフェイスを促進しつつ、こうしたニーズを満たし、検証生産性を新しいレベルに引き揚げてくれるものであると期待しています」

Cavium社 エンジニアリング担当コーポレート副社長 Anil Jain氏は次のように語っている。「Verification Compilerは、検証に新しいビジョンを提言しています。我々は、今まさに曲がり角に立っており、解決策は新しいテクノロジやその統合だけからもたらされるのではなく、SoC検証フローの中で必要とされるあらゆるテクノロジに柔軟にアクセスできるライセンス・モデルも重要です。シノプシス社は、Verification Compilerを通じて、ついにこのビジョンを現実のものにしてくれたのです」

Altera社 ICエンジニアリング担当副社長 Ty Garibay氏は次のように語っている。「当社が提供しているSoCは、業界で最も集積度の高いヘテロジニアス・コンピューティング・プラットフォームのひとつであり、マルチコアARMプロセッサ・システム、浮動小数点DSPブロック、広帯域I/O、高性能プログラマブル・ロジックなどが一つのダイ上に集積されています。当社SoCをIntel社14nm Tri-Gateプロセスでの第三世代64bitアーキテクチャに移行するためには、各種の設計/検証ツールがシームレスに使用できる必要があります。RTL、UVM、組込みソフトウェアといった領域にまたがってシミュレーションとデバッグを行うことができ、コンパイラやデバッグ環境が統一されていることが必要なのです。Verification Compilerは、当社の設計生産性を大幅に向上させる重要なステップです」

SoC検証に必要となる最先端テクノロジ
モバイル機器や"Internet-of-Things"に象徴されるようにエレクトロニクス機器は急激に発展しており、最先端SoCの開発現場は、これまでとは比べ物にならない検証複雑性の増大、更に厳しいエネルギー効率の達成、ソフトウェア・コンテンツの増大、益々高まる開発期間短縮のプレッシャーといった課題に直面している。こうしたSoCの検証を成功させるには、デバッグ、スタティック/フォーマル検証、ローパワー検証、検証用IP、カバレッジ解析などの広範囲にわたる検証テクノロジが不可欠となる。

こうした状況に対応するためVerification Compilerは、フォーマル検証、SoCコネクティビティ・チェック、SoC-scale CDCチェック、X値伝播シミュレーション、ネイティブ・ローパワー・シミュレーション、最先端検証プランニング・マネージメントといった次世代の検証テクノロジを包括的に搭載している。また、最先端デバッグと高速シミュレーションのためのテストスイートも含めたシノプシスの次世代検証用IPも搭載されている。こうした検証テクノロジを単一ツール上に統合することにより、Verification Compilerは、SoC設計/検証チームが、SoC検証の前に立ちふさがる技術的な壁や開発期間の難題を乗り越えることを可能にする。

次世代のスタティック/フォーマル検証
Verification Compilerは、次世代のスタティック/フォーマル検証テクノロジにより、複雑なSoC検証が提起するキャパシティの問題に対処する。スタティック/フォーマル検証テクノロジは、他の検証テクノロジに比べて3~5倍の実行性能とキャパシティを提供する。このスタティック/フォーマル検証テクノロジは、フォーマル・プロパティ・チェック、ローパワー・スタティック・チェック、CDCチェック、SoCコネクティビティ・チェック、リント・チェック、シーケンシャル等価性チェックといた機能を提供する。Verification Compilerのスタティック/フォーマル検証機能は、シノプシスのDesign CompilerやIC Compilerとユース・モデルやフローの上で完全に互換性を保っている。

デバッグ効率の向上
Verification Compilerのデバッグ機能は、業界標準のデバッグ・プラットフォームとなっているシノプシスのVerdi3のテクノロジをベースに構築されている。Verification Compilerは、デバッグ効率を高める多くの革新的な機能からなるVerdi3の最新のデバッグ・テクノロジを用いている。主なものに、Interactive Testbench (UVM-aware) Debug、Transaction Debug、HW/SW Debug、Power-Aware Debug、Protocol-Aware Debugなどがあり、全ての機能を、一貫性のある使い易い統合デバッグ環境で使用できる。そして、Verification Compilerのシミュレーション、検証用IP、フォーマル検証、カバレッジ解析テクノロジとこれらの最先端デバッグ機能との緊密な統合により、さらなるデバッグ効率の向上がもたらされる。

シノプシスのVerdi3は、今後もスタンドアロン製品として販売を継続する。Verdi3は、FSDB(Fast Signal Data Base)やVIA(Verdi Interoperability Apps)を通じて他社の検証フローとの統合も可能なオープン・プラットフォームだからである。Verdi3は、市販の主要なシミュレータ、エミュレータ、フォーマル検証ツールの完全サポートを今後も継続する。

コンカレント検証
今日のSoC検証プロジェクトは、地理的に離れた複数の検証チームが、様々な検証テクノロジを同時並行で用いて遂行している。さらに、検証フローの特定の段階では特定の検証テクノロジに使用が集中する。こうしたことが、検証生産性やコスト、開発期間の足かせになっている。こうしたボトルネックを解消するためVerification Compilerは、3種の独立したコンカレントなライセンス・キーを用意している。ひとつで全てのスタティック/フォーマル検証テクノロジを使用できるキー、ひとつで全てのシミュレーション関連テクノロジ(全ての検証用IPを含む)を使用できるキー、ひとつで全てのデバッグ・テクノロジを使用できるキーである。これらの3種類のキーは、一人のユーザーが、自身の生産性を上げるために、コンカレントに使用することができるし、同じ社内の別ユーザーが個別に使用することもできる。こうした柔軟性により、検証チームは、複数の異なる検証タスクを同時に実行し、検証効率を格段に向上させることが可能になる。

シノプシス ベリフィケーション・グループ 上級副社長兼ジェネラルマネージャー Manoj Gandhiは、次のように述べている。「我々は長年にわたり、複雑な検証課題の克服のために多くのお客様と緊密な協業を重ねてまいりました。ここ数年間で、当社が持つ業界最先端の検証ソフトウェア・テクノロジの蓄積は厚みを増しましたが、Verification Compilerはそれらを一つのツール上に統合し、比類なき性能/キャパシティ/生産性を実現することによって検証テクノロジを新たな次元に引き上げました。これは未来に向けた土台作りでもあります」

提供可能時期
Verification Compilerは、現在限定顧客向けに提供を開始している。一般提供は、2014年12月を予定している。

シノプシスについて
Synopsys, Inc. (Nasdaq上場コード:SNPS) は、グローバル・エレクトロニクス・マーケットでテクノロジ・イノベーションを展開している。そのソフトウェア製品、IP、技術サービスは、エンジニアが直面する設計/検証/システム開発/製造の課題の解決を支援しており、シノプシスは電子設計自動化 (EDA) ならびに設計資産 (IP) のリーディング・カンパニーとなっている。1986年の創業以来、世界中のエンジニアがシノプシスのテクノロジを使用して、何十億もの半導体やシステム機器を設計開発している。詳細な情報は、http://www.synopsys.co.jpより入手可能。

# # #

Synopsysは、Synopsys, Inc.の登録商標です。 
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先>

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充 
TEL: 03-6746-3940  FAX: 03-6746-3941