シノプシス、RTL設計の早期収束に向けDC Explorerをリリース
設計データが不完全な設計早期段階でのRTL検討によりインプリメンテーション作業を短期化
2011年3月28日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、Galaxyデザイン・プラットフォームの最新ツールとなるDC Explorerを発表した。DC Explorerにより、高品質な設計データを非常に短期間で整えることができるようになる。今日のデザインは数百万インスタンスにも及ぶ大規模なギガ・スケール・デザインとなっており、その厳しい開発スケジュールを達成するためには、すべての設計データが揃う前の段階から様々なデザイン構成でwhat/if解析を迅速にかつ効率的に行い、以降のインプリメンテーション・フローに向けたより良いスタートポイントとなるRTLデザインを模索するためのソリューションが必要とされている。DC Explorerは、そのソリューションを提供するもので、DC Ultraよりも5倍高速でRTL合成を実行し、タイミングや面積の相関性も誤差10%以内という結果を出す。またDC Explorerは、デザイン・データが不完全な状態でも実行できるため、設計フローの非常に早い段階で使用して、高品質なRTLや制約条件を開発するガイドラインとすることができる。これによりデザイン収束性の高いフローを構築できる。DC Explorerがもたらす設計生産性向上のメリットについては、カリフォルニア州サンノゼで開催中のSynopsys Users Group（SNUG）ミーティングで、ユーザーによる発表が行われる。
STMicroelectronics社 セントラルCAD & デザイン・ソリューション部門 デジタル設計ソリューション/パイロット・プロジェクト・チーム副責任者のGiancarlo Sada氏は次のように語っている。「設計プロジェクトの早期段階で生産性を改善することによって、インプリメンテーション・フロー全体を大幅に効率化することができます。当社では、様々な開発段階で複数のデザインに対してDC Explorerを実行し、少なくとも4倍高速なRTL合成と、タイミングや面積の相関性も誤差10%以内という結果を確認しました。このソリューションにより、当社の設計者は、インプリメンテーションに向けた様々な選択肢を設計フローの早期段階で効率的に評価して、設計データを改善することができ、デザイン収束性が非常に高く、より短期間で結果を出せる設計フローを構築することができました」
今日の大規模かつ複雑なチップ・デザインのRTL開発段階では、一貫性や完成度が異なる様々な設計データが混在している。これまで設計者は、そうした各種設計データを検討/改善し、問題点を修正し、デザイン収束性が非常に高いインプリメンテーション・フローを実現するRTL合成スタートポイントを整えるための効率的な手段を持っていなかった。
DC Explorerは、そうした設計者が欲しているRTL探求機能を提供し、デザイン改善の余地がある部分や問題のある部分をインプリメンテーションに先立って正しく把握できるよう支援する。
さらに、Design Compilerの入力情報としてのRTLや制約条件、ライブラリ・モデルが不完全な場合、DC Explorerは不完全な部分や修正が必要な部分についてのレポートを生成する。これにより設計開発工程が大幅に効率化される。
また、Design Compilerが実際に実行するRTL合成との完全なスクリプト互換性も確保されているため、ユーザーは現在の設計フローの中に組み込み易く、非常に使い易いツールとなっている。
シノプシス インプリメンテーション・ブループ担当上級副社長兼ジェネラルマネージャーのAntun Domicは次のように述べている。「当社は、ギガ・スケールのSoC開発に取り組むお客様の設計生産性向上と設計期間短縮を実現するソリューションの開発に注力しています。DC Explorerは、設計者の皆様の設計生産性を劇的に改善し、設計フローの非常に早い段階でのRTL探求、設計データの改善、開発スケジュールの大幅短縮を可能にします」
提供開始時期
DC Explorerは現在、限定顧客向けに提供している。