ニュースリリース - 2008年9月30日

シノプシスのIC Compilerの最新バージョン2008.09、スピードが2倍に向上

ランタイムの向上、デザイン収束機能の改善、自動化機能の追加により設計生産性を大幅に向上

2008年9月29日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、IC Compilerのバージョン 2008.09を発表した。この最新バージョンにより、LSI設計者の生産性は大幅に向上する。
IC Compiler　2008.09では、ランタイムが全体的に向上しており、TAT全体を1/2～1/3に短縮できる。また、デザイン収束にかかる期間を短縮するための新しいテクノロジも搭載している。タイミング性能の向上、バラツキ耐性の強いクロックツリー・シンセシス、ローパワー設計機能、DFM機能の向上、サインオフ品質のインクリメンタル・デザインルール・チェック機能などである。また2008.09には、配線時間を1/10に短縮できる新しい配線エンジンZroute（本年5月27日発表）も標準機能として搭載されているため、今回のバージョンから全てのIC Compilerユーザーがこの最新機能を利用できるようになる。

Cypress Semiconductor社 コーポレートCADグループのシニア・ディレクター Danny Merchant　氏は次のように語っている。「当社のマルチ・ボルテージ・デザインを現行のIC Compilerを用いて設計することにより、TATを1/2～1/3に短縮することができました。今回発表されたIC Compiler 2008.09を使用すれば、更なる改善が期待でき、量産フローをより短期化できるでしょう」

2007.03バージョンと比べて、2008.09は、顧客企業の様々なデザインで平均して2倍のランタイム向上を実証した。IC Compilerのユーザーの間で一般的に使用されている4CPUコア搭載ワークステーション上でマルチ・スレッド処理を行えば3倍の向上も実現できる。また、いくつかの顧客のケースでは、メソドロジの再考と改善により、更なる向上も確認された。このスピード向上を実現したキー・テクノロジには、配置最適化機能の改善、SI収束とホールドタイム修正の高速化、マルチコーナー/マルチモード処理の高速化、配置工程でのマルチ・スレッド処理の改善、新しい配線エンジンZrouteなどが挙げられる。

また2008.09では、新しいテクノロジや既存テクノロジの改善により、デザイン収束スピードも向上している。クロックツリー・シンセシス工程では、コンカレントなマルチコーナー最適化機能や新しいローパワー設計テクニックなどが提供されている。また、今回新たに搭載したクロックメッシュ機能により、バラツキ耐性の強いクロック構造を生成できる。新しいDFM機能としては、ビアの最少化、冗長ビア最適化、リソグラフィ・フレンドリーな配線機能などが含まれている。ファウンドリのランセットを用いたサインオフ品質のデザインルール・チェック機能は、IC Compiler上で起動できるためエリアベース・ルールチェックをインクリメンタルに実行でき、TATを数時間単位から数分単位に短縮できる。

シノプシス　インプリメンテーション・グループ　上級副社長 兼 ジェネラル・マネージャーのAntun Domicは次のように述べている。「アグレッシブなテクノロジ・イノベーションによって、他に例の無い設計結果を実現してきたことにより、IC Compilerは配置配線ツール市場で最先端のテクノロジを提供する製品となることができました。ランタイム向上によるTAT短縮は、当社の重要なツール開発目標であり、IC Compiler 2008.09では、この目標を実現するために大幅な改善機能をご提供しています。当社のお客様におかれましては、2008.09搭載の新機能の数々を、あらゆるアプリケーション分野でご活用いただけます」

IC Compiler 2008.09は、全ての既存顧客向けに既にご提供を開始している。このバージョンでは、Zrouteテクノロジの4CPUコア・ライセンスが標準で提供される。2008.09で提供されている改善機能の多くは、現行バージョンのサービス･パックでも提供されているため、今すぐに2008.09に移行できないお客様は、これをご利用いただける。