ニュースリリース - 2008年1月22日

シノプシスのIC Compilerを松下が採用し45nm SoC設計のテープアウトに成功

Galaxyデザイン・プラットフォームの中核をなすテクノロジを用いて
松下はダイサイズと消費電力の削減目標を達成

2008年1月21日 カリフォルニア州マウンテンビュー発 - 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、IC Compilerが松下電器産業株式会社（以下、松下）の45nm SoCの開発に採用されたことを発表した。このSoCは、テープアウトが完了し、量産工程に入っている。松下が使用したのは、包括的な配置配線ソリューションであるIC Compilerだけに留まらず、高品質RTL合成ソリューションであるDesign Compiler、タイミング解析ソリューションPrimeTime SI、シリコン精度のRC抽出サインオフ・ソリューション Star-RCXTなども含まれる。Galaxyデザイン・プラットフォームを構成するこれらの最新テクノロジを用いることにより、松下は、同社の最先端のコンシューマー・エレクトロニクス機器向けSoCに求められたダイサイズと消費電力の削減目標を達成することができた。

松下電器産業株式会社 半導体社 システムLSI事業本部　本部長　川上博平氏は次のように語っている。「コンシューマー製品向けのSoC開発にとっては、設計生産性の向上とチップ消費電力の削減は重要課題です。当社は、シノプシス社が提供してくれるナノメーター・プロセス向けの設計テクノロジに期待を寄せています。当社では、45nm SoCデザインにシノプシス社の論理合成、サインオフ、配置配線ソリューションを採用しています」

この45nm SoCは、2億5000万トランジスタを集積しており、前世代の品種に比べて3～4倍ものロジックが搭載されている。松下は、IC CompilerのExtended Physical Synthesis (XPS)テクノロジを活用している。XPSは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、短期間でのタイミング収束を実現するテクノロジである。さらにIC Compilerは、タイミング解析にPrimeTime SI、RC抽出に Star-RCXTを使用しているため、サインオフとの相関性が非常に高いインプリメントを実現できる。今回のシリコンでの成功をもとに、松下は現在IC Compilerを様々な品種のデザインに積極的に活用している。また松下は、同社の設計フローの標準技術としてDesign Compilerトポグラフィカル・テクノロジを採用し、最先端のRTL論理合成テクノロジも活用している。

＊今回、松下が使用したIC Compilerを始めとする各種ソリューションの詳細は、2008年1月24日～25日にパシフィコ横浜で開催されるEDS Fairに出展する日本シノプシス・ブースにて紹介される。

シノプシス 上級副社長兼インプリメンテーション・グループ ジェネラル・マネージャーのAntun Domicは次のように述べている。「当社は、長年にわたって多大なる研究開発投資を続け、90nmそして65nm以降のプロセス・ノードで先陣を切ってきました。我々は、今回業界で始めて公表されるコンシューマー機器向け45nm SoCの開発に関わることができ非常に喜んでいます。今回の松下様の成功を心からお祝い申し上げると共に、Galaxyデザイン・プラットフォームの最先端設計機能を更に革新し、両社で成功を分かち合うために今後も緊密に協業してまいる所存です」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。