ニュースリリース - 2007年9月19日

シノプシス、DesignWare System-Level Libraryを発表

シミュレータに依存しない新しいSystemCモデルにより
ハードウェア/ソフトウェア同時開発を実現するバーチャル・プラットフォームの迅速な作成が可能に

2007年9月17日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、DesignWare System-Level Libraryを発表した。このライブラリは、SystemCベースの高性能なトランザクション・レベルのシミュレーション・モデル（TLM）であり、 バーチャル・プラットフォームの作成に用いられる。ライブラリは、命令セット・シミュレータ（ISS）と、DesignWare Cores IPならびにARM® AMBA®インターコネクトIPのTLMで構成されている。全てSystemCで記述されており、 IEEE1666（SystemC）標準に準拠した全てのシミュレータ上で使用できるツール依存の無いモデルとなっている。

TLMは、ハードウェア/ソフトウェア同時開発を早い段階でスタートさせ、最適なシステム・アーキテクチャを探求し、システムレベル検証を実行する のに必要となるバーチャル・プラットフォームの作成に不可欠な基本ビルディング・ブロックである。バーチャル・プラットフォームは、いわばハードウェア・ システム全体の全ての機能を表現した高速動作するモデル環境であり、これによって実際のハードウェアが完成する数ヶ月も前からソフトウェア開発を開始し ハードウェアへ統合することが可能になる。

EDAアナリストのGary Smith氏は次のように語っている。「バーチャル・プロトタイピングは、ESL（Electronic System Level）分野で最大のマーケットであると言えます。そしてこのマーケットは、二つの問題が解決されれば爆発的に成長するでしょう。二つの問題とは、す なわちモデリング標準言語と、その言語をベースにした充分な量のモデル群です。シノプシス社のDesignWare System-Level Libraryが提供するSystemCベースのTLMは、この二つの問題を解決してくれます」

DesignWare System-Level Libraryは、50以上のTLMで構成されている。高速動作するARMプロセッサ・モデルや、USB2.0 HS OTG/SATA AHCI/AMBAインターコネクト・コンポーネントなどのDesignWareコネクティビティIPのモデル群である。さらに、ARM Integrator™ Platformなどの完成したバーチャル・プラットフォームのアッセンブリ済みのモデルも提供しており、これを用いることによ り、各種ドライバの開発を行ったり、より大きなバーチャル・プラットフォームを作成するためのスターティング・ポイントとすることができる。

シノプシス ソリューション・グループ 副社長兼ジェネラル・マネージャーであるJoachim Kunkelは次のように述べている。「高速なTLMが提供されてこなかったことが、より早い段階でESLメソドロジを適用する障害となっていました。今 回当社がご提供を開始した、業界で幅広くご使用いただいているDesignWare IPやサードパーティIPのTLMをご利用いただくことにより、シリコン完成以前に、ハードウェア/ソフトウェア同時開発を実現し、最適なシステム・アー キテクチャを探求し、システムレベル検証を実行するためのバーチャル・プラットフォームの作成に要する期間を大幅に短縮できるようになります」

出荷時期
DesignWare System-Level Libraryは、すでに提供を開始している。詳細情報はより入手可能

DesignWare IPについて
シノプシスは、SoC開発に欠かせない高品質かつシリコン実証済みのデジタル/ミックスドシグナルIP群ならびに検証用IP群を広範囲にわたって提供して いる。シノプシスはコネクティビティIPのリーディング・プロバイダでもあり、USB/PCI Express/SATA/Ethernet/DDRといった業界で広く採用されているプロトコルを実装するための最も包括的なソリューションを提供して いる。さらに、シリコン完成前の段階でソフトウェア開発を開始するために必要となるバーチャル・プラットフォームを作成するためのSystemCベースの トランザクション・レベル・モデル群も提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IP統 合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能 。