ニュースリリース - 2007年8月27日

シノプシスのDFT MAXがコスト効率が高く、超高品質なテスト結果を達成

DFT MAXのスキャン圧縮機能により
最先端の遷移遅延テストに必要とされるテストデータ・ボリュームを削減

2007年8月27日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、本日、シャープ株式会社(以下、シャープ)が、シノプシスのDFT MAXソ リューションを使用し、同社のSoC設計で実現可能な、より高品質なテストを実現したと発表した。シャープは、半導体業界の共同研究開発機関である株式会 社半導体理工学研究センター（STARC）のメンバー企業の一社である。STARCはシノプシスと協業し、製造テストの品質をより向上させる微小遅延故障 (SDD=Small Delay Defects)の検出を可能にする新しいテストパターン自動生成(ATPG=Automatic Test Pattern Generation)テクノロジの開発に取り組んでいる。　シャープは実シリコンを用いて、この新しい微小遅延故障ATPGテクノロジがDFT MAXと共に使用されることにより、テスト品質向上とテストコスト削減を実現できることを実証した。

シャープ株式会社 LSI事業本部 生産センター テスト技術部 部長 柴田弘之氏は次のように語っている。「当社は、テスト品質が非常に重要であると考えており、シノプシス社の微小遅延故障ATPGテクノロジを当社のいくつ かの実製造向け設計で評価してまいりました。当社の目標は、生産ライン稼動に遅延を引き起こさず、かつテスター使用コストを抑えることでした。チップ上の スキャン回路圧縮にシノプシス社のDFT MAXを使用することにより、テスト・データ量を95%も削減でき、この目標を達成できました。当社ではテスト品質向上を実現するために、シノプシス社の DFT MAXを当社のSoC設計に使用していきたいと思っています」

現在標準的に用いられているstuck-atテスト・パターンでは、多くのタイミング・センシティブな欠陥を効率的に特定することはできない。その ため半導体企業各社は、ナノメータ・プロセスで発生するこれらの欠陥をテストするためにat-speedテストを実施するようになっている。遷移遅延テス トを行うと、複雑性が増しているデバイスのテストを適正に実施するのに必要とされるテスト・パターンの総数は爆発的に増加する。この爆発的増加現象は、テ スト・パターンそのものの数だけでなく、テスト・パターン当たりのテスト・データ量についても発生し、個々のデバイスをテストして製造テストの際のボトル ネックとなる箇所を特定するのにかかる期間の長期化を招くことになる。

DFT MAXは、シノプシスのGalaxyデザイン・プラットフォームとシームレスに実行できるため、DFT MAXのアダプティブ・スキャン・テクノロジは、回路のタイミングに実質的な悪影響を全く与えることなく、個々のテスト・パターンに必要となるテスト・ データ量を大幅に削減できる。テスト・データの圧縮と復元に、複雑なシーケンシャル・ステートマシンを使用しないため、DFT MAXは、圧縮に必要となるシリコン面積を最小化でき、フィジカル・インプリメントの際の障害となる配線密集も緩和できる。

シノプシス インプリメンテーション・グループ テスト製品マーケティング・ディレクター Graham Etchellsは、次のように述べている。「当社は、増加中のDFT MAXユーザー様の一社にシャープ様をお迎えできることを喜ばしく思っており、今後も当社の最先端のATPGテクノロジの実証のために協業を続けていただ けることに期待を寄せています。今回シャープ様が達成された素晴らしい成果は、先進のATPGテクノロジをDFT MAXと組み合わせることで、超高品質なテストを実施できるだけでなく、コスト削減も実現できることを実証するものです」