ニュースリリース - 2007年5月30日

東芝、同社のデザインキットOrion V1.0でシノプシスのIC Compilerを標準ツールとして採用

IC Compilerを中核ツールとして、東芝で20以上のデザインが進行中もしくは完了

2007年5月29日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、株式会社東芝（以下、東芝）が、配置配線ソリューション IC Compilerを始めとするシノプシスのインプリメンテーション・ツール・セットをベースにしたデザイン・キット Orion V1.0をリリースしたことを発表した。このデザイン・キットによって、東芝の全設計者はIC Compilerを設計に活用できるようになった。これにより設計者は、マルチ・コーナー、マルチ・モード（MCMM）の真のコンカレント最適化といったIC Compilerならではの機能の活用に加えて、設計工程全般にわたって設計生産性の向上を実現できる。また、IC Compilerを用いることで、サインオフ・ソリューションPrimeTime SIやRC抽出ソリューションStar-RCXTといったシノプシスの他のテクノロジと緊密な相関性を保ちつつ、高度に自動化された多電源設計最適化フローも活用できる。東芝は、2006年8月に実現したIC Compilerを用いた最初のテープアウト以来、数多くの130nmデザイン、90nmデザイン、そして65nmテスト・デザインを成功裏に進めてきた。最新のデザインとしては、モバイル機器向けの高性能・低消費電力メディア･プロセッサの設計を2007年4月に完了している。

株式会社東芝　セミコンダクター社　設計技術技師長 吉森崇氏は次のように語っている。「当社の開発するSoCは、デジタル・コンシューマー向けが中心であり、この分野の製品は低消費電力を追求するための多電源対応が必須となります。IC Compilerには、低消費電力設計自動化とサインオフ検証の機能が統合されているため、開発期間を短縮しつつ高性能な設計を進めることができ、厳しい要件を満たした設計を実現することができます」

東芝は、IC Compilerが提供する先進の機能をいち早く活用してきたユーザーである。同社のデザインには複数の動作モードを持つものが多いため、IC Compilerが提供する真にコンカレントなMCMM最適化機能の活用による効果が大きい。順次最適化手法を用いた他の設計ソリューションに比べて、より精度が高く、より短期間で設計を達成できるからである。IC Compilerの包括的なリーク電流マネージメント機能と、IC CompilerのXPS（Extended Physical Synthesis）テクノロジによる高性能最適化機能によって、どのようなデザインであっても恩恵を受けることができる。

IC Compilerを用いて東芝が開発完了した最新のデザインは、一つの電圧領域の中に異なる電圧領域が混在する複雑な構造を持ったデザインで、300MHz以上で高速動作する複数のサブシステムで構成される200万インスタンスのデザインである。競合ひしめく携帯電話市場をターゲットにしたこのデザインで東芝が達成した重要なポイントは、開発スケジュールの厳守、高い性能の実現、低消費電力の達成、多機能の統合を優れたコンビネーションで実現した点にある。IC CompilerがGalaxyデザイン・プラットフォームに統合されているという点も、このチップ開発を可能にした重要な要素である。この緊密な統合環境により、設計者は、DFT MAXによるテスト・データ圧縮、Design Compilerトポグラフィカル・テクノロジによる論理設計とのタイトなリンク、スタティックタイミング解析ツールPrimeTimeとの高度な相関性といった最新の設計テクノロジを活用できるからである。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「IC Compilerを早期に適用いただいたユーザー様の中で、東芝様に先導的な役割を担っていただけたことは、当社にとって非常に幸運でした。高性能なプロダクション・ユースのデザインで、次世代設計テクノロジがもたらす成果を実証できたからです。この長期にわたる実り多い協業関係の結果として、IC Compilerを東芝様の標準ツールにご採用いただくことができました。我々は、マーケットをリードするSoCをより多く実現して行くために、東芝様と今後も協業を続けさせていただきたいと願っています」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。