ニュースリリース - 2007年5月30日

NECエレクトロニクス、シノプシスのIC Compilerを用いてギガヘルツで動作するプロセッサをテープアウト

IC Compilerにより、消費電力見積もりを満たしつつ性能を2倍に向上

2007年5月29日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、NECエレクトロニクス株式会社（東証上場コード：6723。以下、NECエレクトロニクス）が、シノプシスの次世代配置配線ソリューション IC Compilerを用いて高性能な最新型プロセッサのテープアウトを完了したと発表した。このプロセッサは、これまでの2倍近くになるギガヘルツ以上ものスピードで動作する複数のプロセッサ・コアで構成されており、ハイエンド・コンピュータ・インフラ・マーケットをターゲットにしている。 XPS（Extended Physical Synthesis）テクノロジを搭載したIC Compilerは、1ゲートあたりの電力浪費を数マイクロワットレベルに抑えつつギガヘルツの動作スピードを達成するために重要な役割を果たした。

NECエレクトロニクス株式会社　マイクロコンピュータ事業本部　副事業本部長 岩元伸一氏は次のように語っている。「我々は、IC CompilerのXPSテクノロジはシノプシスが開発したフィジカル・シンセシスのきわめて自然な発展型だと考えています。当社では、IC Compilerを非常に容易に導入できましたし、デザインのプロトタイピング段階から広範囲にわたって活用できました。IC Compilerは設計精度が非常に高いため、当社の設計者はギガヘルツという性能目標を達成するために必要となる最適化を細部にわたって調整するにはどうすればよいかを徹底的に検討できました」

IC Compilerは、最先端のRTL合成ソリューションDesign Compilerトポグラフィカル・テクノロジと併用することにより、フロントエンド設計結果とその後のフィジカル設計結果との相関性が極めて高い設計フローを構築できるため、この設計の生産性は目覚しく向上した。また今回の設計では、IC CompilerがサポートしているCCS（Composite Current Source）モデルが用いられた。CCSモデルは、最適化の過程で特定の遅延値やスルー値では無く電流波形を用いているため、今回の設計に要求された非常に高精度なデザインを達成できた。さらに、セル遅延計算と配線遅延計算で共通のタイミング解析テクノロジを用いることにより、業界標準のタイミング解析サインオフ・ソリューションであるシノプシスのPrimeTimeの解析結果との相関性を非常に高めることができたため、設計生産性はより一層向上した。

最先端のデザイン、特にギガヘルツ級のクロック・レートで動作するようなデザインにとっては、消費電力はデザイン性能を左右する重要な制約条件となる。IC Compilerは、リーク電流・ダイナミック電流を包括的に最適化する機能を提供しているため、NECエレクトロニクスの設計者は、要求されていた目標どおりのデザインに仕上げることができた。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「論理合成とフィジカル・インプリメンテーションとの間での相関性を非常に緊密なものに高めることにより、お客様は設計期間を最短にしつつ厳しい性能目標を達成できるようになります。IC CompilerとDesign Compilerトポグラフィカル・テクノロジとの組み合わせは、お客様の標準設計フローとして急速に普及しつつあり、設計生産性向上、開発期間短縮といったメリットをご提供しています」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。