ニュースリリース - 2007年4月18日

IC Compiler 2007.03バージョンにより更なる技術革新を継続

ランタイムを35%高速化、取り扱い容量と自動化機能も強化し、設計生産性向上を実現

2007年4月17日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、次世代の配置配線ソリューションIC Compilerの2007.03バージョンを発表した。2007.03バージョンは、ランタイムと取り扱い容量の向上、よりスマートなマルチコーナー/マルチモード（MCMM）最適化機能の提供、設計結果予測性の改善を実現しており、これらはSoC設計者にとって飛躍的な生産性向上の時代を告げるものである。今回の新バージョンは、来るべき45nmテクノロジの時代に向けたフィジカル・デザインにも対応している。IC Compilerは、累計で1億ドル以上の売り上げを記録し、約100種のSoCデザインに使用されており、様々なアプリケーションに向けて様々なシリコン・テクノロジを用いて設計を行っている、市場を牽引するSoC設計者にとってのソリューションとして、IC Compilerの重要性は高まる一方である。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「IC Compilerの2007.03バージョンには、これまでにない大幅な技術革新が盛り込まれており、広範囲にわたるお客様に大きなメリットをご提供します。2007.03バージョンは、MCMM最適化やサインオフ環境下でのタイミング収束といった主要機能で高度な自動化を実現することにより設計生産性を向上するだけでなく、コア・テクノロジが大きく進化しているため、あらゆるお客様が新バージョンのメリットを享受できるようになりました」

IC Compilerの2007.03バージョンは、設計結果品質を犠牲にすることなくランタイムを35％も向上させるという最速のツール実行環境を実現する新しいテクノロジを搭載している。この新しいテクノロジにより、16ギガのメモリしか搭載していないワークステーション上でも約1000万ゲートの回路を扱えるため、ユーザーはデザインをこれまでよりも大きな機能ブロック単位に分割して扱うことができる。このバージョンでは、1億ゲート規模のデザインに取り組くむことを可能にする統合された階層デザイン・プランニング機能も活用できる。もうひとつの重要な生産性向上機能は、フィジカル・デザインの実現可能性を確認できる設計フローである。設計者は、複数のフロアプランを迅速に生成して解析できるため、詳細なフィジカル・デザインに入る前にベストなスタートポイントとなるプロアプランを決定できるようになる。

IC Compilerの2007.03バージョンが、最先端デザインのために提供する機能にMCMM最適化テクノロジがある。これは、マルチコーナー/マルチモードのデザインを精度を犠牲にすることなく、より早いランタイムで、かつより少ないメモリ使用量で最適化していく機能である。IC Compilerが提供するマルチコーナー/マルチモード・デザインの真のコンカレント最適化手法は、最先端SoC設計者にとって非常に大きなメリットとなる。他の配置配線ツールでは、個々の設計制約条件をひとつずつ最適化していくか、複数の制約条件を統合して必要以上に厳しい（すなわち精度の低い）最適化を行うというテクニックを用いざるを得ないため、開発スケジュールに多大な影響が出ることになりかねないが、このような事態は設計者にとっては許されないことである。設計者がIC Compilerから得られるもうひとつのメリットは、サインオフ環境下でのタイミング収束機能であり、これは既に生産ベースのデザインで用いられている機能である。

今後の課題となる45nmデザインに関しては、IC Compilerの2007.03バージョンでは、先進の設計者向けに45nm配置配線デザインルールのサポートをいち早く実現しており、リソグラフィ適合性やCMP（Chemical Mechanical Polishing）に関連して発生するメタル均一性といった新たな課題にも対応している。既にシノプシスは、世界各国の主要な半導体企業各社と協業し、45nmデザイン・インプリメントによる量産フロー立ち上げを開始している。90nmや65nmのデザインでもそうであったように、シノプシスのフィジカル・インプリメント・ソリューションは、45nmでのテープアウトを実現した業界初のソリューションである。

IC Compilerの2007.03バージョンは、既に提供を開始している。

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。