ニュースリリース - 2007年3月28日

ルネサス、SoC設計フローにシノプシスのIC Compilerを採用

マルチ･モードで動作する、より高性能なSoC開発を実現

2007年3月27日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、株式会社ルネサス テクノロジ(以下、ルネサス)が、同社のプロダクション･ユースSoCの設計フローに、シノプシスの次世代配置配線ソリューションIC Compilerを採用したことを発表した。ルネサスの開発するSoCは、その複雑度が増す一方で、設計者は複数の異なる動作モード全てでタイミングを満たした設計を施さなければならない。この課題を解決できそうな全てのソリューションをくまなく検討した結果、ルネサスは、マルチ･モードの機能の実現にあたって全てのモードでタイミングをコンカレントに最適化でき、目標としていたSoCを実現できるIC Compilerソリューションを選んだ。さらにルネサスは、IC Compilerによって開発期間を大幅に短縮でき、より向上した使い勝手のよさも実感できた。

株式会社ルネサス テクノロジ　製品技術本部　設計技術統括部DFM･EDA技術開発部　部長　原田輝昭氏は次のように語っている。「多岐にわたる様々な動作モードで常に高速動作するチップを開発するという課題は、我々にとってますます重要となってきていました。（ハイエンド製品だけではなく）主流となっているデザインでも大きな課題でした。当社では、これまで、多くの困難なデザインをシノプシス社のツールで対応してきました。今回、シノプシス社のIC Compilerソリューションによって、マルチ･モードのタイミング収束という厳しい課題を克服できるようになりました。」

ルネサスは、シーケンシャル＆マージング・テクニックを始め、マルチ･モード設計を実現できそうなあらゆるソリューションを評価した。この評価は需要の高い15のデザインをテストケースにして行われた。これらのデザインには、350万ゲートを越し、5つの動作モードを持つ0.13μmのコンシュマー製品向け大規模デザインも含まれている。ルネサスの結論は、IC Compilerが全ての設計上の要請を満たし、マルチ･モード最適化で目標としていたチップを実現できるソリューションであるということだった。IC Compilerは、より効率的に最適化を実行するためにXPS（Extended Physical Synthesis）テクノロジをベースに構築されたフィジカル・インプリメンテーション・ソリューションである。それは、ルネサスにとって、クロック･スピードを向上するという結果をもたらしただけでなく、デザインのトータル・セル・エリアを削減するという効果も実現した。XPSは、論理合成/配置/クロックツリー合成/配線という設計工程を単一の最適化環境に統合した新しいアーキテクチャである。その結果、ルネサスでは、単一モードのデザインであれマルチ･モードのデザインであれ、IC Compilerがより短期間でデザインを収束でき、さらに使い易いソリューションであると結論付けたのである。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「ルネサス様は、当社と密接に協業して、最も困難なデザインを実現し続けてきた長い歴史を持っています。ルネサス様は、真のコンカレントなマルチ･モード最適化を実現するために当社のIC Compilerを選択なさいました。それによって、チップ性能の向上のみならず設計期間の短縮も可能となったのです」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。