ニュースリリース - 2006年7月25日

バリエーションを考慮した設計に対応。

スタティスティカル機能を業界標準ツールに組み込んだPrimeTime VXならびにStar-RCXTにより、
65nm以降の設計に向けた包括的なバリエーション・アウェア・デザイン・ソリューションを提供

2006年7月24日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、65nm以降のLSIの設計生産性を劇的に向上させるシノプシスの包括的なDFMソリューションを設計面から支援するツールを発表した。PrimeTime VXならびにStar-RCXT VXは、スタティックタイミング解析ツールPrimeTimeとRC抽出ツールStar-RCXTの機能を拡張したツールで、業界で最も信頼が厚く幅広く使用されているこれらのタイミング・サインオフ・ソリューションにスタティスティカル・タイミング解析機能を追加したものである。この新機能により、設計者は、過剰な設計マージンを回避でき、設計結果の信頼性を高め、パラメトリック・イールドを向上させることができるようになる。

シノプシス　インプリメンテーション・グループ　ジェネラル・マネージャー兼上級副社長である Antun Domicは次のように述べている。「シノプシスは、シリコン実現を妨げる問題を解決する包括的なバリエーション・アウェア・デザイン・ソリューションを提供することによって、65nm以降の設計工程で発生する不確定要素への対応を実現できるユニークなポジションにあります。当社のソリューションの幅の広さは、多くの重点分野へのR&D投資の成果を結び付けた結果です。例えば、深刻化する設計課題に対応したCCSベースのスタティスティカル・ライブラリや感度ベースの寄生ファイル・フォーマットをはじめ、テストチップ・テクノロジ、プロセス･モデリング(TCAD)技術、サインオフ解析技術、フィジカル・インプリメント技術などです。今回のソリューションの大きな特長は、これらの業界標準の技術の上に実現したスタティスティカル解析・抽出技術であると言う点です。だからこそ、実証済みの高い精度や、設計フローの出す設計結果との高い相関性、そして生産性の向上を実現できるのです。」

スタティスティカル・タイミング解析手法は、65nm以降のプロセス・テクノロジ・ノードのデバイス素子や内部配線上で発生する様々なバリエーションによって引き起こされる設計上の不確定要因への対処を可能にする設計技術として注目されている。シノプシスでは、お客様の現在の設計環境への投資を無駄にしないため、既に幅広くご採用いただいているサインオフ・ツール環境上にこのテクノロジを組み込むという革新的な手法でこれを実現した。シノプシスのバリエーション・アウェア解析ソリューションは、3つの重要な技術要素で構成されている。

まずLiberty CCS（Composite Current Source）モデリング・テクノロジ、これはデバイス・バリエーションに基づいた高精度なタイミング・モデルを生成する。次に新しいStar-RCXT VXの機能であるが、これは感度ベースの抽出技術で、内部配線バリエーション基づいて高精度な寄生モデルを効率よく生成する。三番目に、新しいPrimeTime VXの機能であるが、これはデバイス・モデルと内部配線モデルをスタティスティカル・タイミング解析に用い、65nm以降のデザインでのより正確なタイミング解析を実現する。お客様による適用結果では、高精度回路シミュレータのHSPICEと比較して誤差5%以内という高い精度を示しており、ランタイムも300万インスタンス相当のデザインの解析を一晩で完了した。

TSMC社　デザイン・サービス・マーケティング部門　シニア・ディレクタのEd Wan氏は次のように述べている。「当社では、バリエーション・アウェア・デザイン実現のためにシノプシス社と協力してまいりました。当社はシノプシス社のスタティスティカル解析ソリューションの精度をテストし、その成果に満足しています。」

STマイクロエレクトロニクス社　セントラルCAD & デザイン・ソリューション・グループ　ジェネラル・マネージャー兼上級副社長であるPhilippe Magarshack氏は次のように述べている。「当社では、スタティックタイミング解析ツールPrimeTimeとRC抽出ツールStar-RCXTを当社設計フローのサインオフ標準ツールとして長年にわたり使用してきました。我々は、スタティスティカル解析機能がこれらの重要なツール上にシームレスに統合されたことを非常に喜んでいます。これによって、65nmそして45nmといった高度なSoCの設計でまさに必須となる重要機能を活用できるようになったからです。」

株式会社半導体理工学研究センター(STARC)　執行役員　開発第1部長　兼　メソドロジ開発室長　西口信行氏は次のように述べている。「我々のメンバー企業各社は、進化を続けるプロセス・テクノロジ・ノードで必要になる設計生産性向上を実現するためSTARCの活動に信頼を寄せています。バリエーション・アウェア・デザイン・フローは、65nmそして45nmデザインのゴール達成のための重要な技術コンポーネントです。シノプシス社のバリエーション・アウェア・デザイン・ソリューションは、これらの微細ジオメトリで見られる設計上の不確定要因に起因する数々の課題に対応していくための包括的な手法を提供してくれます。」

PrimeTime VXとStar-RCXT VXを補完するツールとして、シノプシスは本日、デザインのイールド解析に用いる新ツールPrimeYieldも発表している。PrimeYieldは、65nm以降のデバイスの製造性に影響する問題点を予測し事前に対処することを可能にする業界初のソリューションである。PrimeYieldは、デザインのインプリメンテーション工程に情報をフィードバックし、シノプシスの最先端のフィジカル・インプリメンテーション・ソリューションであるIC Compilerによる問題点自動修正を可能にする。IC Compiler、PrimeTime VX、Star-RCXT VX、PrimeYieldの組み合わせにより、設計工程と製造工程のリンクをさらに強化し、シリコン実現の障害となる問題を取り除くことが可能になる。

（別途発表の “シノプシス、DFM分野のリーダーシップを拡大 - イールド解析ツールPrimeYieldを発表” を参照）