ニュースリリース - 2006年7月25日

シノプシス、DFM分野のリーダーシップを拡大 - イールド解析ツールPrimeYieldを発表

製造実績に裏付けられた設計-製造テクノロジがTime to Yieldを加速

2006年7月24日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、設計者による最先端LSIのマニュファクチャビリティ・コントロールを可能にする新しいツールPrimeYieldを発表した。PrimeYieldは、65nm以降のプロセス・テクノロジ・ノードに向けて開発されており、製造上の許容範囲を逸脱するデザイン上のメカニズムを予測し、問題点自動修正に必要な情報を前段階のデザイン・インプリメンテーション・ツール群に提供することによって、デザイン工程とマニュファクチャリング工程を統合する。

PrimeYieldは、お客様やパートナー各社との緊密な協業を通じて、製造基準を満たすテクノロジと、先進のファウンダリやIDM(Integrated Device Manufacturers)企業で使われているマニュファクチャリング・モデルに基づいて開発されている。PrimeYieldは、テープアウト完了前にマニュファクチャリングに影響を与えそうなデザイン・パターンを設計者が予測し修正可能にするツールであり、それによって製造上の許容範囲を超えた設計上の問題点を未然に防ぐことができるようになる。設計者は、最先端の65nmデザインのマニュファクチャビリティをより厳密にコントロールできるようになるのである。言い換えれば、製造サイドにとってはプロセス効率を改善し、イールド・ロスを最小限にとどめることが可能になるのである。結果として、最先端デバイスの製造までにかかる期間、市場投入までにかかる期間を短縮できる。

PrimeYieldは、65nm以降のデバイスの製造に影響する問題点を事前に把握し、デザイン・インプリメンテーション工程へのリンクによって迅速かつ容易に修正する手段を設計者に提供する。設計者にとっては、自身の設計をテープアウトする前に修正したり改善する重要なツールセットを手に入れたことを意味する。

65nm以降のチップ製造の成否は、リソグラフィ・エラー、CMP(Chemical Mechanical Polishing)、塵に起因する欠陥といったプロセス上の問題に非常に敏感に左右される。これらの重大な問題に対処するため、PrimeYieldツールセットは次のような3つのモジュールで構成されている。

LCC(Lithography Compliance Checking):
このモジュールは、そのデザインで発生しうるリソグラフィ欠陥とプロセス・バリエーションの影響を設計工程のより早い段階で設計者に警告する。
モデルベースCMP:このモジュールは、先進のチップ設計においてシステマティック欠陥の主な原因となるメタルフィルのへこみを特定し解析する。
CAA(Critical Area Analysis):このモジュールは、デザイン・レイアウトの中でイールド・ロスを発生させる危険性の高いクリティカル・エリアを解析し改善する。

またPrimeYieldは、これらの高精度な解析機能だけでなく、デザイン・インプリメンテーション工程へのタイトなリンク機能を提供する。PrimeYieldの解析結果をもとに、最先端のフィジカル・インプリメンテーション・ソリューションであるIC Compilerで問題点の自動修正を行い、Star-RCXTで高精度な奇生容量抽出を実行できる。シノプシスは本日、このStar-RCXTとスタティックタイミング解析ツールPrimeTimeの機能拡張(Star-RCXT VXとPrimeTime VX)の発表も行っているが、これにより設計工程と製造工程のリンクをさらに強化し、65nm以降のイールド最適化を実現できる。業界で最も信頼が厚く幅広く使用されているタイミング・サインオフ・ソリューションの機能向上により、設計結果の信頼性を高め、パラメトリック・イールドを向上させることができるようになるのである。

TSMC社 デザイン・サービス・マーケティング部門 シニア・ディレクタのEd Wan氏は次のように述べている。「当社とシノプシス社は、最先端設計フローをさらに改善するためDFMテクノロジに関して緊密に協業しており、これによって製造までにかかる期間を短縮しています。PrimeYieldは、当社のDFM関連情報を用いてイールド低下要因となる問題点を解析し、これらの問題点を修正するためにインプリメンテーション・ツールへ解析結果をフィードバックしています。」

シノプシス シリコン・エンジニアリング・グループ ジェネラル・マネージャー、兼上級副社長、兼CTOであるRaul Camposanoは、PrimeYieldはシノプシスの包括的なDFMソリューションを構成する最新ツールであるとした上で、次のように述べている。「高精度と短TATの実現は、お客様にシリコン成功の予測性を高めるソリューションのご提供をお約束してきた当社の基軸となるものです。PrimeYieldは、設計上の問題点が製造の障害となる前に重大な問題点を予測し未然に防ぐ機能を提供します。これにより設計者は、デザインのマニュファクチャビリティをより厳密にコントロールできるようになるのです。当社のDFMソリューションの中の最新ツールとして、PrimeYieldは、より一層お客様のデバイス性能を向上させ、製造までにかかる期間を短縮することができると確信しています。これらの強みを活かし、当社はお客様が厳しい市場参入機会をクリアできるようお手伝いしてまいります。それによってお客様の利益率向上にも貢献してまいります。」

シノプシスのDFMソリューションについて
シノプシスは、DFMツール群の提供を通じ、RTL設計からシリコン製造までサポートできる業界で最も包括的なDFMソリューションを拡張し続けている。シノプシスのDFMツール・ファミリーは、マニュファクチャビリティ確保、イールド向上といった重要な課題を解決するツールおよび技術である。シノプシスのDFM製品は、フィジカル・インプリメンテーション・ソリューションIC Compiler、PrimeYield LCC/PrimeYield CMP/PrimeYield CAA、フィジカル検証ツールHercules、OPCツールProteus、マスクデータ・プレパレーションに用いるCATS、リソグラフィー検証ツールSiVL、特許技術のPSM(Phase Shift Mask)テクノロジ、およびプロセス・デバイス・シミュレーションのためのTCADツール群から構成される。シノプシスのマニュファクチャリング・イールド・マネージメント(MYM)ソリューションはファブに直結したソリューションであるため、お客様はランダム欠陥/システマティック欠陥/パラメトリック欠陥の削減に必要となるイールド・データならびに解析機能をリアルタイムで活用できる。

シノプシスについて
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のツール、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。システムレベルHW/SW設計検証、IP 、HWインプリメント、HW検証、HW製造、FPGA設計の各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど70ヶ所。詳細な情報は、http://www.synopsys.co.jpより入手可能。

# # #

Synopsys、CATSおよびSiVLは、Synopsys, Inc.の登録商標です。
HerculesならびにStar-RCXTは、Synopsys, Inc.の商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先> 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-5746-1780   FAX: 03-5746-1781