ニュースリリース - 2006年3月22日

シノプシス、検証メソドロジに対応した業界初のSystemVerilog検証用IPライブラリを発表

Verification Methodology Manual （VMM） に完全に準拠したVCSベリフィケーション･ライブラリにより、SystemVerilogベースの検証環境への迅速な移行が可能に

2006年3月20日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、DesignWare検証用IP(VIP)製品群で構成されるVCS Verification Libraryが、SystemVerilog(IEEE Std 1800-2005)で記述されたテストベンチならびに、Verification Methodology Manual (VMM) for SystemVerilogで定義されたカバレッジ・ドリブン検証手法に業界で初めて対応したと発表した。これにより、SystemVerilogを用いてテストベンチを開発している検証エンジニアは、実績あるシノプシスのVIPを活用して、テストベンチ開発コストの削減や検証カバレッジ目標の迅速な達成を実現し、プロジェクト遅延のリスクを低減できるようになる。 SystemVerilogに対応した検証用IPは、システムオンチップ(SoC)検証の課題解決に必要な、効率的なテストベンチ開発に欠かすことのできないビルディング・ブロックを提供する。これにより、DesignWare検証用IPを使用している600社以上の企業は、SystemVerilogとVMM for SystemVerilogに準拠したカバレッジ・ベースの検証メソドロジを採用できるようになる。

SoCに搭載される標準規格インターフェイス・ブロックの数と複雑度は増大し続け、検証エンジニアは非常に多くの困難に直面している。シノプシスは、他に先駆けた取り組みで、VMMに基づくテストベンチの作成を簡素化しプロトコルごとの検証カバレッジを可能にする検証用IPを提供し、これらの課題を解決する。VCS Verification Libraryは、VCSのネイティブ・テストベンチ機能と共に使用することにより、検証実行時間を最大1/5に短縮することができる。

シノプシス ソリューション・グループ、マーケティング部門副社長である Guri Starkは次のように述べている。「SoC検証で発生するさまざまな課題に対応するため、検証エンジニアは、テストベンチの開発期間を削減し、検証効率を劇的に改善するため、必要とされる機能を全て実装した実績ある検証用IPを求めています。SystemVerilog やVMM for SystemVerilogに対応した幅広い検証用IPにより、お客様は、検証カバレッジ率を向上し、設計プロジェクトのリスクを大幅に低減できる新世代の効率的な検証手法を迅速に採用いただけるようになるでしょう。」

VMM for SystemVerilogは、今日の複雑なSoC検証にまつわる課題の解決に役立つテストベンチ開発に欠かせない確実で一貫した手法を検証エンジニアに提供している。VMM for SystemVerilogは、検証効率と検証品質を向上するカバレッジ・ドリブン手法に基づいた再利用可能な制約付きランダム検証環境構築手法について述べられている。VCS Verification Libraryに含まれる検証用IPは、このVMMに準拠して、SoC検証用の主要なビルディング・ブロックを提供する。これにより、検証効率を大幅に改善できるようになる。

世界中の LSI 検証エンジニアが集うオンライン・フォーラム Verification Guildの主宰者であり、シノプシスのサイエンティストとして VMM for SystemVerilogの共同執筆にも携わっている Janick Bergeronは、次のように述べている。「VMM for SystemVerilogに対応した、標準規格準拠のシノプシスの幅広い検証用IP群は、SystemVerilogが急速に普及しつつある現状に応えたものです。シノプシスの高品質な検証用IP群とVMM for SystemVerilogの組み合わせは、このオープンな業界標準言語を用いて複雑なSoCを検証するための標準的なメソドロジの確立を実現するための大きな一歩となるでしょう。」

価格と出荷時期
現在、DesignWare検証用IPをお使いの既存のお客様は、シノプシスのウェブサイトからSystemVerilogバージョンをリクエストすることにより、追加コストなしでこの新機能を入手可能。DesignWare検証用IPは、DesignWareライブラリ、VCS Verification Libraryの一部として提供される。また、DesignWare検証用IP単体での販売も可能。

VCS Verification Libraryについて
VCS Verification Libraryは、DesignWare検証用IP（VIP）群を含んでおり、広範囲に渡る、設計で実証された、標準規格準拠の検証用IP（VIP）群を提供している。これにより、検証エンジニアはテストベンチ開発時間を短縮し、機能カバレッジ目標をより速く達成することができる。VCS Verification Libraryは、ブロック・レベルおよびチップ・レベルの検証向けの先進機能を提供しており、シノプシスのDiscoveryベリフィケーション・プラットフォームの中核である。VCS Verification Libraryは、Verilog HDL、SystemVerilog、OpenVera、VHDLテストベンチをサポートしている。また、広く使用されているシミュレータをすべてサポートしているが、中でもVCSと共に使用した場合は、検証実行時間を最大1/5に短縮する。VCS Verification Libraryは、PCI Express(R)、USB 1.1/2.0/OTG、AMBATM 2.0 AHBTM/APB、AMBA 3 AXITM、10/100/1G/10G Ethernet、PCI 2.3、PCI-X 1.0/2.0、I2C、SATA、Serial I/O標準プロトコル、そして10,000以上のメモリ・モデルを提供している。VCS Verification Libraryについての詳細は、https://www.synopsys.com/SystemVerilog/verification/vcs_verip.html より入手可能。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。