ニュースリリース - 2005年3月14日

シノプシス、次世代フィジカル・デザイン・ソリューション - Galaxy IC Compilerを発表

Q&A

最先端の顧客企業が、設計生産性と性能向上を実現できる事を実証

2005年3月14日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、次世代のフィジカル・デザイン・ソリューション Galaxy IC Compilerを発表した。IC Compilerは、異なる個別工程として実行されていた設計ステップを統合することで実現されており、現行のソリューションを遥かに凌ぐ性能を発揮する。その効果はアギア・システムズ社、ARM社 STマイクロエレクトロニクス社といった最先端企業による先行使用で実証されている。このツールは、フィジカル・シンセシス、クロックツリー・シンセシス、配線、歩留まり最適化、サインオフ検証との高い相関性を統合した史上初のコンカレント・フィジカル・デザイン・ソリューションであり、IC性能を大幅に向上でき、かつ設計生産性も劇的に改善する。IC Compilerは、Galaxyデザイン・プラットフォームの中核となる新しいツールとして、RTL設計からシリコン実現までの一貫したソリューションを提供する。

シノプシス 会長兼CEO　Aart de Geusは次のように語っている。「IC Compilerの革新的技術は、当社の次世代テクノロジを象徴するものです。このツールの新しいアーキテクチャは、ICの結果品質/開発期間/開発コスト(Quality of Results/Time to Results/Cost of Results)の面で大幅な改善を実現し、我々のお客様が抱えるいくつもの課題をコンカレントに解決できます。実際、先行ユーザー各社様には、最も困難な課題を抱えるデザインにこの新しいテクノロジを適用いただき、既に大きな成果を挙げておられます。」

ARM社 エンジニアリング担当副社長 Keith Clarke氏は次のように語っている。「設計生産性の向上と革新的な性能の実現は、ARMにとって最優先の課題です。我々は、IC Compilerを使用することにより、合成可能なARMプロセッサ・コアをハード化しつつ、開発期間を大幅に短縮することができました。さらに、達成可能な最大クロック周波数の実現という著しい機能向上を実感いたしました。新機能TrueVueビジュアライザーが提供する包括的なデバッグ/解析機能と先進の最適化機能は比類無き効果を発揮、シノプシスは画期的なデザイン・ソリューションを開発したと我々は感じています。」

コンシューマー主導のダイナミックなマーケットは、たゆまぬ技術革新を生み、さらに、単に製品開発結果のみでなく製品開発コストも切り離しては考えられない重要な問題となるという状況をもたらしている。今や、RTL設計段階からシリコン実現までの開発フロー全体を通じて、タイミング、面積、パワー、テスト容易化、歩留まりを、全て一貫して最適化できる体系的なソリューションが求められているのである。現在Galaxyデザイン・プラットフォームは、設計者から多くの支持を得たソリューションとなっている。一方で、技術的な課題は常に複合的に増加し続けており、そのことが今回、このGalaxyデザイン・プラットフォームを発展させ、フィジカル・デザインの段階でのIC性能向上と設計生産性向上のキー・ソリューション IC Compilerを開発するために最先端企業各社がシノプシスと協業した背景となっている。

STマイクロエレクトロニクス社 Central CAD and Design Solutionsジェネラル・マネージャ兼副社長 Philippe Magarshack氏は次のように語っている。「当社はシノプシス社をEDA分野のキー・パートナーとして高く評価しています。そして新しい技術開発に積極的に参加して、IC Compilerのような製品の方向性の決定に参画することはSTの戦略の一環です。これは、当社が最近発表した65nmプラットフォームのような最新技術基盤上に最高の設計技術を構築し、当社のお客様に提供していくための戦略なのです。IC Compilerは、シングル・データベース上で動作し、単一のタイミングエンジン、マルチモード最適化、大容量デザイン対応、次世代アーキテクチャ等の機能を提供してくれます。我々はIC Compilerが、当社の65、45nm SoCに求められる最先端のフィジカル・インプリメンテーション機能を実現してくれるツールであると確信しています。」

IC Compilerは、シンセシス、タイミング収束、配置、配線、リソグラフィ、サインオフ検証などの最高のシノプシス・コア・テクノロジを活用し、革新的なフィジカル・デザイン・テクノロジを加味する事により、高い結果品質を実現している。現行のソリューションは、個々のフィジカル・デザイン工程の単一実行環境への統合は実現しているものの、配置/クロックツリー・シンセシス/配線は切り離された個別工程として実行しなければならないという限界に直面している。また、歩留まり最適化工程とサインオフ検証にも異なったステップを踏まねばならない。IC Compilerは、各種最適化、歩留まり向上、タイミング/SIサインオフ工程に革新的な改善を施し、これらの分離状態を解消し、統合フィジカル・デザイン環境を実現している。IC Compilerのキーとなる革新的テクノロジはXPS（Expanded Physical Synthesis）テクノロジである。XPSテクノロジは、現行ソリューションのボトルネックとなっている配置/クロックツリー・シンセシス/配線間の壁を取り払い、フィジカル・シンセシスを全配置配線工程に渡って一貫して実行可能にしている。

アギア・システムズ社 デザイン・プラットフォーム・グループ 副社長 Jon Fields氏は次のように語っている。「IC Compilerがもたらしてくれた初期の成果は非常に印象的なものでした。我々は、このツールを当社の90nm製品の実設計テープアウトに使う予定です。IC Compilerは、より小さなダイサイズの実現、消費電力削減、サインオフ検証との相関性の確保といった最も重要な課題の克服のためのキーになると実証されています。」

価格と出荷時期
IC Compilerは、2005年6月に一般提供開始予定です。IC Compilerの価格は、1年間のテクノロジ・サブスクリプション・ライセンス（TSL）で\137,922,750です。シノプシスの既存のフィジカル・インプリメンテーション・ツールをご利用中のお客様には、包括的なアップグレード・パスをご用意しております。

シノプシスについて
Synopsys, Inc. は、半導体設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダーである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームおよび検証プラットフォームを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。

将来の予測に関する声明
本リリース文の内容には、safe harborのSecurities Exchange(1934)のSection 21E規定に基づき、将来予想されるGalaxy IC Compilerから享受できるメリットや提供時期に関する声明が記載されている。これらの内容は、シノプシスの現在の予測と所信に基づくものである。本ソリューションの製品化にあたって予測し得ない困難、他の新製品のよってもたらされる不確定要因、その他2004年1月31日に終了した四半期のForm 10-KシノプシスQuarterly Reportに含まれる要因のため、実際の結果はその内容と大いに異なる場合がある。