ニュースリリース - 2008年5月21日

シノプシス、松下の主力EDAツール・サプライヤーに選定される

両社が協力し設計生産性ならびに製造効率向上を加速

2008年5月19日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は、本日、松下電器産業株式会社が、同社の半導体社（以下、松下）の設計フロー全般をカバーするEDAツールのメイン・サプライヤーとしてシノプシスを選定し、両社間のEDAツール・ライセンス契約を拡大して締結したと発表した。

今回の契約には、シノプシスの製品群が包括的に含まれており、その使用をこれまでより拡大する。契約に含まれるツール群は、論理合成ソリューション Design Compiler、STAソリューション PrimeTime、配置配線ソリューション IC Compilerを核とするGalaxyデザイン・プラットフォーム、ミックスドシグナル検証を実現するシミュレータであるVCSやHSIMを始めとするDiscoveryベリフィケーション・プラットフォーム、さらにOPCツールも含めたDFMなどである。また、今回の契約は、SoC開発品質を向上させるために設計フローの効率や処理能力を改善することにも主眼を置いている。この意義深い協業は、松下の開発効率を更に向上し、その半導体設計/製造における最先端企業としての地位を確固たるものにすることを目的としている。

シノプシスと松下の協業の歴史は長いが、今回の協業で実施されたテクノロジ活用の例には次のようなものがある。

まず、シノプシスの新しい論理合成ツールであるDesign Compiler Graphicalが挙げられる。これは、Design Compilerのトポグラフィカル・テクノロジを改善したもので、論理合成後の配線密集を予測し視覚化し削減する新しいテクノロジである。松下からの報告によると、Design Compiler Graphicalを使用することにより、配線密集を設計段階の早期に視認し削減することができた。そして、Design Compiler Graphicalが生成するネットリストは、以前のものと比べてIC Compilerでの配置配線が容易であったという。

また、シノプシスが現在開発中の製造容易性（DFM）を考慮した配線テクノロジに関しても、松下との緊密な協業によりメリットが証明された。このテクノロジを早期試用した結果、松下では、最新のマルチ・マイクロプロセッサ・コア技術を活用した分散処理のサポートにより配線実行時間が大幅に削減できることを確認したのである。

松下電器産業株式会社 半導体社　システムLSI事業本部　本部長　川上博平氏は次のように語っている。「当社は、最先端のテクノロジ開発で直面する新しい課題を克服するために、シノプシス社と緊密な協業関係を確立しました。シノプシス社が提供してくれた技術的リーダーシップにより、当社のナノメータ設計フローを構築することができたのです」

シノプシス 会長兼CEOのAart de Geusは、次のように述べている。「松下様と協業することにより、我々は、より少ない消費電力でより多くの機能を提供できるコンシューマー・エレクトロニクス製品をより迅速に世に送り出すことを目指しています。松下様は、コンシューマー・エレクトロニクス業界で長年にわたりリーダーシップを発揮し続けてきたパートナーです。長年にわたる有益な協力関係を保ってきた結果として、松下様のような優れたリーディング・カンパニーが、当社と緊密なコラボレーションを持つ企業の一社に加わってくださることになり、我々は大変喜んでいます」