ニュースリリース - 2008年4月28日

シノプシス、5.0 G bps動作のPCI Express 2.0 PHYの実シリコン実証済みIPを発表

新しいDesignWare PHY IPが、設計者にPCI Express 2.0 インターフェイス実装のための
完全なシングルベンダIPソリューションを提供

2008年4月28日 カリフォルニア州マウンテンビュー発 - 半導体設計・製造ツールならびにIPの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、PCI Express 2.0基本仕様に準拠したDesignWare PHY IP for PCI Express 2.0（Gen Ⅱ）を発表した。デジタル・コントローラーIP、PHY IPそして検証用IP というIP業界唯一の完全な、かつ実シリコン実証済みのPCI Express 2.0 IPソリューションを単一ベンダから設計者に提供することにより、シノプシスのIPプロバイダとしてのリーダーシップは更に一歩前進することになる。全てのIPを一社から調達できるということは、設計者にとっては、5.0 G bpsもの高速動作を実現するPCI Expressインターフェイスを高性能なSoCデザインに組み込む際のリスクとコストを低減できることを意味する。

PCI Express 2.0は、同1.1仕様と比べてデータ転送速度が、1レーンあたり2.5 G bpsから5.0 G bpsと二倍に高速化しており、データセンターやストレージ、ハイエンドグラフィックス、ネットワークなどのアプリケーションで求められている、より多くのバンド幅と、より少ない物理的な接続数の実現といった要求を満たすことができる。PCI Express 2.0は、同1.1仕様やPIPE仕様と下位互換性を保っているため、設計者は、既存のデバイスとの相互動作を維持しつつ最適な性能と消費電力を実現できる。DesignWare PHY IP for PCI Express 2.0の特長は、ジッタ、マージン、受信感度などの点でPCI Express 2.0仕様の電気特性を遥かに上回っているため、性能を犠牲にすることなく堅牢なデザインを実現することができることである。また、ビルトイン診断機能とテスタ向けのテスト・ベクタが組み込まれているため、PHYのat-speed製造テストを実行できる。DesignWare PHY IP for PCI Express 2.0は、標準的なCMOSデジタル・テクノロジで実装され、特別なプロセス・オプションは不要なため、SoCへの統合が容易であるだけでなく、高い製造歩留まりを確保できる。

チャータード・セミコンダクター社　IPビジネス・ディベロップメント　ディレクター　David Steer氏は次のように語っている。「シノプシス社は、“コモン・プラットフォーム・テクノロジ”を支える堅牢で実シリコン実証済みのPCI Express 2.0 PHYを設計者に提供し、IP業界のリーディング・カンパニーとしての地位を引き続き確かなものとしました。同社のDesignWare PHY IPは、“コモン・プラットフォーム・テクノロジ”に対応しているためマルチ・ソーシングをサポートしています。すなわち、一つのGDSⅡフォーマットから複数のファウンダリーで製造可能であり、設計者は高品質なミックスドシグナルPHYがもたらすメリットを充分に活用できます」

IBM社 アナログ/ミックスドシグナル＆デジタル・ファウンダリー ディレクター　Regina Darmoni氏は次のように語っている。「当社は、PHY IPに関してシノプシス社とは幅広い協力関係を持っており、同社が提供してくれるIPアーキテクチャ、技術知識、技術サポートに非常に満足しています。DesignWare PHY IP for PCI Express 2.0は、IBMの65 nm ASICプロセスや複数のファウンダリーの65 nm“コモン・プラットフォーム・テクノロジ”で実装できるため、当社はお客様から求められている高品質なソリューションを提供できます」

PCI-SIGのチェアマンであり代表を務めるAl Yanes氏は次のように語っている。「PCI-SIGは、シノプシス社が新しく提供してくれるDesignWare PHY IP for PCI Express 2.0を歓迎します。シノプシス社は、PCI-SIGの活動メンバーとして、PCI Expressテクノロジの業界への普及に貢献してくれています。同社のご尽力により、設計者は最新の仕様をチップに組み込むことが可能になるのです」

シノプシス　IP＆サービス シニア・マーケティング・ディレクター John Koeterは次のように述べている。「DesignWare PHY IP for PCI Express 2.0のリリースにより、設計者の皆様は実シリコンで実証済みの完全なIPソリューションを、高い実績を持つベンダ1社から入手できるようになりました。PCI Express IPのリーディング・プロバイダとして、当社は、ローリスク・ハイクオリティのIPソリューションをご提供するため、IP開発に巨額の投資を続けてまいります。当社のお客様が、差別化された製品をより早く市場に送り出すことができるよう支援するためです」

出荷時期
DesignWare PHY IP for PCI Express 2.0は、業界をリードするファンダリ・プロセス、特にIBM社やチャータード社から提供されれいる“コモン・プラットフォーム・テクノロジ”をベースに、既に提供を開始している。“コモン・プラットフォーム・テクノロジ”が提供するのは、マルチ・ソーシング、すなわち複数のファンダリで全く同一の製品を製造できる能力であり、これにより設計者は、業界をリードする65 nmプロセス・テクノロジを活用しつつも、設計をやり直すことなく複数のファウンダリに一つの設計結果を適用できるようになる。

PCI Express 2.0のデジタル・コントローラIPと検証用IPも、DesignWare IPの一部として既に提供している。詳細情報はwww.synopsys.com/pciexpressより入手可能。 また、ミックスドシグナルIP専用ブログも公開中。

DesignWare IPについて
シノプシスは、SoC開発に欠かせない高品質かつシリコン実証済みのデジタル/ミックスドシグナルIP群ならびに検証用IP群を広範囲にわたって提供している。シノプシスはコネクティビティIPのリーディング・プロバイダでもあり、USB/PCI Express/SATA/Ethernet/DDRといった業界で広く採用されているプロトコルを実装するための最も包括的なソリューションを提供している。さらに、シリコン完成前の段階でソフトウェア開発を開始するために必要となるバーチャル・プラットフォームを作成するためのSystemCベースのトランザクション・レベル・モデル群も提供している。DesignWare IPは、信頼性の高い開発手法、品質確保のための巨額の投資の所産であるだけでなく、包括的な技術サポートとともに提供されているため、設計者は、IP統合リスクを最小化し、最終製品の市場投入までにかかる期間を短縮することができる。詳細情報はhttp://www.synopsys.com/designwareより入手可能 。