ニュースリリース - 2008年4月24日

東芝、次世代の半導体デバイス・テクノロジの開発に向け -- シノプシスのTCADシミュレータ Sentaurusを採用

エッチングとデポジションのフィジカル・モデルにより、デバイス構造の最適化の効率化を実現。
研究開発にかかる期間と試作コストを削減。

2008年4月23日 カリフォルニア州マウンテンビュー発 - 半導体の設計・製造ツールならびにIPの世界的リーダーであるシノプシス(Synopsys, Inc.、Nasdaq上場コード:SNPS)は本日、株式会社東芝 セミコンダクター社(以下、東芝)が、同社の次世代半導体デバイス開発でのエッチングとデポジションのシミュレーションに、シノプシスのTCADツール Sentaurusを採用したことを発表した。その結果、東芝では、量産開始前と量産期間中にプロセス・マージンを定量的に見積もることによって次世代デバイスの構造と歩留まりの最適化を実現できるようになり、研究開発期間と試作コストを削減できた。

デバイス構造の微細化の進展に伴い、エッチング、デポジション、その他の表面形状の物理現象のシミュレーションは非常に重要な工程となっている。さまざまなデバイスにとって、デバイス形状のわずかな変化であっても、そのプロセス・マージンや電気特性に及ぼす影響が大きなものになるからである。さらに、マイクロローディング効果(横方向の微細形状が縦方向形状に及ぼす影響)により、エッチングやデポジションは極微小な形状にも影響してくる。Sentaurus TCADツール群の中のSentaurus ProcessSentaurus Deviceは、詳細なフィジカル・モデルを使用してさまざまな半導体デバイスの製造プロセスや電気的挙動のシミュレーションを実行できるツールで、半導体テクノロジの研究開発と最適化に幅広く使用されている。Sentaurus Topographyを用いることにより、これらの機能を拡張し、より微細構造のエッチングやデポジションの物理シミュレーションを実行することができる。

株式会社東芝 セミコンダクター社 知識・技術インフラ統括責任者 小松茂氏は次のように語っている。「当社では、長年にわたり、プロセス・テクノロジの開発に当たってエッチングやデポジションの物理シミュレーションを重視してまいりました。TCADは当社の半導体テクノロジ開発工程で重要な役割を果たしており、これによって当社ではデバイスの試作コストを削減し、歩留まりを向上させてきました。当社は、Sentaurus Topographyの機能、精度、そして他のSentaurus TCADツール群との統合効果に非常に満足しており、日々の研究開発業務に活用して次世代デバイスの最適化とキャラクタライジングを行ってきました。」

開発者は、Sentaurus TCADツール群が包括的に提供している機能により、プロセス構造を精巧かつ現実的にシミュレーションでき、その後Sentaurus Deviceを用いて電気特性のシミュレーションを実行できる。これに使用される主要なエッチング/デポジション・モデルに加えて、シノプシスと東芝は、表面反応速度モデルを共同開発しSentaurus Topographyに組み込んだ。これにより、形状変化プロセスのシミュレーションに特定のガス化学反応が及ぼす影響もシミュレーションできるようになった。この最先端機能はSentaurus Topographyの新機能として2008年の下半期に一般リリースの予定である。

シノプシス TCAD R&DディレクターのTerry Maは次のように語っている。「エッチング/デポジションの物理シミュレーション技術は、最先端のプロセス・テクノロジとデバイス構造の開発を支援する当社の製品ロードマップの重要な要素です。東芝様と共同開発した表面反応速度モデリング・テクノロジは、TCADテクノロジにフィジカル・モデリングの重要な技術革新をもたらす素晴らしい協業成果です」

シノプシスのTCADツール群について
Technology CAD(TCAD)とは、コンピューター・シミュレーションを用いた半導体プロセス/デバイス・テクノロジのモデリング・ソリューションである。TCADを用いることにより、半導体デバイスの性能や歩留まりに最終的な影響を及ぼす物理現象を解析することができる。シノプシスのDFMソリューションは、このTCADテクノロジを組み込むことにより、設計と製造を双方向にリンクさせるテクノロジを提供している。

シノプシスについて
Synopsys, Inc. は、電子設計自動化(EDA)ソリューションの世界的リーダーであり、半導体の設計ならびに製造に用いられる各種のツール、設計資産(IP)、サービスを全世界のエレクトロニクス関連企業に提供している。システムレベルHW/SW設計検証、IP 、HWインプリメント、HW検証、HW製造、FPGA設計の各ソリューションで構成されるシノプシスの包括的な統合環境により、顧客企業が設計や製造段階で直面している重要な課題、すなわち消費電力や歩留まりの管理、システム設計段階からシリコン製造段階までを網羅する総合検証、開発期間の短縮といった課題を克服することが可能になる。各種テクノロジを駆使したこれらのソリューションを活用することにより、顧客企業は、開発コストや開発リスクを削減しつつ最高の製品を迅速に市場投入することが可能となり、競争力を高めることができる。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジア、インドなど70ヶ所。詳細な情報は、http://www.synopsys.co.jpより入手可能。

# # #

Synopsys、Design Compilerは、Synopsys, Inc.の登録商標です。
その他の商標や登録商標は、それぞれの所有者の知的財産です。

<お問い合わせ先> 

日本シノプシス合同会社 フィールド・マーケティング・グループ 藤井 浩充
TEL: 03-5746-1780   FAX: 03-5746-1781