ニュースリリース - 2006年10月18日

半導体各社、新しいATPGテクノロジの確立を目指してシノプシスと協業

正確なタイミング情報に基づくテスト・パターン生成によりat-speedテスト品質の画期的な向上を目指す

2006年10月17日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、新しいテストパターン自動生成(ATPG)テクノロジの確立を目指して半導体各社との協業を開始したと発表した。このテクノロジは、微小な遅延故障を削減することで製造テストの品質向上をはかる。この新しい機能は、シノプシスのスタティックタイミング・サインオフ解析ツールPrimeTimeで解析した高精度なタイミング情報を使用し、at-speedテスト実行時のタイミング・エラーとなるわずかな回路遅延のテストを行う。従来の遷移遅延ATPGでは微小な遅延故障を直接的なテスト対象としていないが、この新しいテクノロジは微小遅延故障をも検出する必要のあるデジタルLSIにおいても、その品質を向上しテスト漏れを削減することができる。シノプシスは、この新しいテクノロジを10月24日～26日にカリフォルニア州サンタクララで開催されるInternational Test Conference(IＴC)でデモ公開する。

日本の主要な半導体各社の共同出資により研究開発を行っている株式会社半導体理工学研究センター(STARC)は、過去2年にわたり、この新しいテクノロジを開発し有効性を実証するためにシノプシスと協業してきた。STARC 開発第2部 テスト&故障解析開発室長 相京隆氏は、次のように述べている。「STARCでは、90nmプロセス・テクノロジでのデザインが増加してくるにつれ、当社のメンバー企業各社では微小な遅延故障がクリティカルな品質問題となると考えています。当社はシノプシス社がこの問題に早い時期から関心を持ってくださったことに感謝しています。当社のメンバー企業各社とシノプシス社とともに、商用デザインでこの新しいテスト・テクノロジを活用できるようになることを楽しみにしています。」

シノプシス インプリメンテーション・グループ テスト製品マーケティング・ディレクター Graham Etchellsは、次のように述べている。「90nm以降で発生してくる微妙なプロセス・バリエーションは、デザインの中の最もタイミング・センシティブなパスに悪影響を与える微細な遅延を引き起こします。従来の遷移遅延ATPGは、微小な遅延故障の特定のために必要となる高精度なタイミング情報を持っていないため、これらの微小な遅延故障がテストされないままデザイン内に残ってしまいます。この新しいテクノロジは、スタティックタイミング・サインオフ解析ツールPrimeTimeの高精度なタイミング・データを使用することにより、微小な遅延故障のテストを実行します。我々は、この革新的な技術によりat-speedテストの品質を劇的に向上させ、テスト漏れとテストコストを削減することができると考えています。」

微小な遅延故障のテストの実行には、非常に高精度なタイミング解析が鍵を握る。設計者は、シノプシスのサインオフRC抽出ツールStar-RCXTで抽出した寄生情報をPrimeTimeに渡してスタティックタイミング解析を行うことができる。これにより、微小遅延故障ATPGに必要となるピン･スラック情報をタイミング解析で取得して使用できる。またレポート機能やヒストグラム機能により、微小遅延故障が残っているかどうかのデザイン品質を測定できる。この新しいATPGテクノロジは、既存のDFT(テスト容易化設計)メソドロジとの一貫性を維持しているため、採用に当たってデザインに変更を加える必要はない。