ニュースリリース - 2006年7月28日

Sunplus社、シノプシスのIC Compilerを用いて家電向け高密度LSIをテープアウト

厳しい開発スケジュールとコスト目標を達成するために、シノプシス・プロフェッショナル・サービスを採用

2006年6月29日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、家電向けLSIの大手企業であるSunplus Technology Co. Ltd. (TSE上場コード: 2401) がシノプシスの次世代フィジカル・インプリメンテーション・ソリューションであるIC Compilerを用いて家電向け高密度LSIをテープアウトしたと発表した。Sunplus社は、市場機会を逃さないためにはフィジカル・レイアウトのすべてを30日以内に完了する必要があると判断し、シノプシスのコンサルティング・サービスとIC Compilerを採用した。同社の設計チームは、ダイ・サイズの厳しい制約を満たしつつ、LSIの性能目標を達成するという課題に直面していた。IC Compilerの採用により、面積使用率90%以上を達成し、最小のダイ・サイズを実現するとともに、開発コストを大幅に削減することができた。

Sunplus社 デザイン・メソドロジ・サービスのディレクターであるGeorge Chou氏は次のように述べている。「このような家電向けLSIの設計では、コスト単価と市場に投入できるまでに要する開発期間が極めて重要となります。シノプシスの次世代フィジカル・インプリメンテーション・テクノロジとデザイン・サービスの専門知識を組み合わせて採用することにより、生産性を最大化すると同時に、製品性能とスケジュールの目標を達成することができました。」

今回の250万ゲートLSIの設計では、Sunplus社の厳しいスケジュールと性能目標を実現するために、シノプシスのIC Compilerとシノプシスのコンサルティング・サービスが提供するPilot Design Environmentのサブ・フローが用いられた。通常IC Compilerの使用により、平均でTATは2倍向上している。これは、合成/配置/クロックツリー/配線を統合された最適化環境で可能とするExtended Physical Synthesis (XPS)テクノロジにより可能となった。今回のSunplus社のプロジェクトは、原価を重視する家電向けLSIであるという性質上ダイ・サイズの最小化が要求された。その結果、レイアウト面積使用率が88%と高くなっている。高密度にもかかわらず、IC Compilerはミッション・モードとテスト・モードの異なるファンクショナル・モードでタイミング収束を達成し、目標の周波数の実現に成功している。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「今回のSunplus社とシノプシスの協業では、IC Compilerのテクノロジがもたらす数々のメリットが明白となりました。Sunplus社が早期に結果を得られたという事実は、シノプシスのツール群と専門知識の組み合わせがお客様の生産性をいかに迅速かつ大きく向上させることができるかを実証してくれました。」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。