ニュースリリース - 2006年6月29日

シノプシス、次世代のトランジスタレベル・スタティックタイミング解析ソリューション NanoTimeを発表

NanoTimeにより、トランジスタレベルの回路シミュレーションならびに解析分野でのリーダーシップをさらに強化

2006年6月28日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、次世代のトランジスタレベル・スタティックタイミング解析ソリューションNanoTimeを発表した。これにより、増加の一途をたどるカスタム回路設計の課題に対処するため、タイミングとシグナルインテグリティ（SI）のコンカレントな解析が可能になる。 またNanoTimeは、非常に優れた解析実行速度と解析容量を持っているため、（百万トランジスタ以上という）大規模で複雑なトランジスタ回路でも一晩で解析を実行できる。しかもHSPICEクラスの精度で解析結果を提供する。NanoTimeは、ゲートレベル・スタティックタイミング解析ソリューションPrimeTimeとシームレスに実行できるため、ゲートレベルとトランジスタレベルのブロックが混在するチップ全体を解析することができる。NanoTimeは、回路シミュレータ（NanoSim、HSIM、HSPICE）やシンボリック・シミュレータ（ESP-CV）で構成されるシノプシスの包括的な回路シミュレーション/解析ソリューションに加えられる新しいソリューションである。

ARM社のテクニカル・マーケティング担当副社長である Keith Clarke氏は次のように述べている。「当社では、ARM7、ARM9、ARM10プロセッサ・ファミリーといった広範囲に渡るARMプロセッサ製品群をシリコン精度で解析するため、シノプシス社のトランジスタレベル・スタティックタイミング解析ソリューションPathMillを過去10年以上使い続け、効果を得てきました。NanoTimeを使用することにより、PathMill以上に設計結果の予見性と設計生産性を高めることができると確信しています。NanoTimeは単に当社のカスタム・デザイン構造を理解して解析できるというだけではありません。その解析結果はHPICEによる解析精度との相関性が非常に高いのが特長です。我々は当社の90nm設計フローにNanoTimeを組み込んで活用しています。」

NanoTimeは、カスタム回路設計者に、現行のソリューションを凌ぐ高い設計結果予見性と設計生産性を提供する。NanoTimeのコンカレントなタイミング/SI解析機能により、設計者は早い段階で正確かつ迅速にタイミング問題を特定できるようになり、コスト高につくシリコン・リスピンを回避できるようになる。NanoTimeには、カスタム・デザイン構造を理解して解析を実行できる優れた能力に加え、回路をダイナミックに評価するNanoSimテクノロジが組み込まれているため、シリコン精度の解析が可能になる。またNanoTimeは、百万トランジスタ以上という大規模で複雑な回路でも一晩で解析するのに必要となる実行速度と解析容量も提供する。さらに設計者は、使い易さを追求したNanoTimeの優れた機能機能、例えばインタラクティブなスタティックタイミング解析機能、タイミング抽出モデル生成機能、チップレベルのスタティックタイミング解析ツールPrimeTimeとのシームレスな統合実行環境などにより、設計生産性をさらに向上させることができる。

シノプシス　インプリメンテーション・グループ　ジェネラル・マネージャー兼上級副社長である Antun Domicは次のように述べている。「シノプシスの包括的な回路シミュレーション/解析ソリューションは、過去10年にわたって最も性能要求の厳しいマイクロプロセッサ、DSPやメモリなどの設計に用いられてきました。我々のお客様は、カスタム回路設計フローでより高い設計生産性と設計結果予見性を実現できるソリューションを求めていらっしゃいます。今回のNanoTimeのリリースにより、お客様の最も厳しい要求に対応できる包括的なトランジスタレベル解析ソリューションを提供できるようになりました。」