ニュースリリース - 2006年7月28日

Micronas社、シノプシスのIC Compilerを用いてHDTV用チップをテープアウト

IC Compilerの採用により、面積使用率90%以上を達成。チップコストの削減に成功。

2006年6月27日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、Micronas社(SWX上場コード: MASN)がシノプシスのフィジカル・インプリメンテーション・ソリューションであるIC Compilerを用いて最先端HDTV（高品位テレビ）用チップをテープアウトしたと発表した。Micronas社は、フラットパネル・テレビの画質と音質の向上という重要な開発方針のもとにこの新しいチップに着手しており、同時に各種設計技術の緊密な統合によりR&D段階から製造まで全工程にわたってコスト・メリットを顧客に提供することを目的としている。激しい市場競争のもとでコストパフォーマンス向上のプレッシャーは非常に強く、チップ設計に対する要求は厳しくなる一方である。そのため最小のダイ・サイズの実現など、処理性能を犠牲にすることなくシリコンを最大限に活用できる設計が求められている。Galaxyデザイン・プラットフォームをIC Compilerの新しい最適化テクノロジと組み合わせて採用することにより、Micronas社は要求された性能を実現しつつ、実にチップ面積の90%以上を使用した設計に成功した。

Micronas社 コンシューマ・プロダクト・ディベロップメント担当副社長 Dirk Wieberneit氏は次のように述べている。「IC Compilerの効率の高い最適化テクノロジはダイ・サイズやコンポーネントのコスト目標の達成に非常に重要な役割を果たしました。ツール、アルゴリズムおよびライブラリの緊密な統合により、設計チームの効率を向上し、設計にかかわる全体のコストの削減に寄与してくれたGalaxyデザイン・プラットフォームを今後弊社のすべての設計プロジェクトに標準採用することを決定しました。」

IC Compiler独自のExtended Physical Synthesis (XPS) テクノロジは、Micronas社が今回のプロジェクトで、性能目標とコスト目標の両方を達成するために最も重要な役割を担った。合成/配置/クロックツリー/配線を統合された最適化環境で可能とするXPSテクノロジは、IC Compilerの効率を向上させる重要なアーキテクチャである。またダイ・サイズの最小化にMicronas社が採用したもうひとつの要素は、配線混雑のホットスポットを自動的に解消しチップ面積の最大利用を実現する新しい配線混雑削減アルゴリズムである。加えて、Micronas社は最高のチップ面積活用効率実現のために、シノプシスのテスト容易化設計(DFT) ソリューションも用いている。面積のオーバーヘッドを最小限に抑えつつテストコストを最大1/50に削減するテスト圧縮を自動的に実行するためにDFT Compiler MAXを採用した。また今回の設計プロジェクトでは、配線混雑を軽減するスキャンチェーンのリパーティショニングとリオーダリングを含むIC Compilerのフィジカル・テスト最適化技術も採用されている。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「Micronas社は、DFT Compiler MAXやIC Compilerなどをはじめとするシノプシスの新しいテクノロジをいち早く採用してくださった重要なお客様です。このテープアウトと今回得られた目覚しい成果は、シノプシスのテクノロジとMicronas社の設計技術の深さの確固たる証しです。」

IC Compilerについて
IC Compilerは、シノプシスの次世代フィジカル・インプリメンテーション・システムである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。