ニュースリリース - 2006年3月28日

STARC、プロダクション・ユースの設計フローの効率増強に向けシノプシスのIC Compilerを採用

プロダクション・ユースのRTL-to-GDSⅡフロー STARCAD-21がさらに改善
日本の主要半導体企業で利用可能に

2006年3月27日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、株式会社 半導体理工学研究センター（STARC）が、同社の最新のプロダクション・ユース設計フローSTARCAD-21 V3.0で、シノプシスの次世代配置配線ソリューションIC Compilerを採用したと発表した。STARCは、日本国内の主要な半導体製造企業が共同出資で設立した有力団体で、日本企業の最先端設計メソドロジの採用に先導的な役割を演じている。同社は、出資企業各社に対し、90nm以降のシステムオンチップ設計のための最新の設計ツール、ライブラリ、設計フローを組み込んだRTL-to-GDSⅡ設計メソドロジSTARCAD-21を提供している。今回のSTARCAD-21最新バージョンでSTARCが目指したのは、過剰な設計マージンを削減しRTL-to-GDSⅡフローの効率を改善することであった。STARCAD-21 V3.0で同社がIC Compilerを採用したのは、従来のSTARCAD-21フローに比べてランタイムが2倍に向上し、設計品質も向上したためである。

STARC 開発第１部　部長　執行役員 西口信行氏は次のように語っている。「シノプシス社は、IC Compilerを紹介した当初その性能の高さを主張していましたが、実際にIC Compilerは、高性能なデザインに対して、ランタイムの2倍向上、設計品質の向上、面積削減という成果を挙げてくれました。このIC Compilerを採用したSTARCAD-21の最新バージョンは、STARC出資企業各社の設計者が生産性向上を実現するための大きな前進となります。」

STARCは、新しいSTARCAD-21フローを構築し、フローを構成する各技術要素を綿密に評価するため、ここ数ヶ月間というもの多大な尽力を重ねてきた。STARCAD-21シノプシス・フローは、テスト容易化設計、階層設計、クロックツリー・プランニング、低消費電力設計のための先端機能の提供も含めて設計者の生産性を向上させる設計フローを出資企業11社に提供している。この目的を達成するためにSTARCは、IC Compilerだけではなく、テストデータ圧縮を実現するDFT Compiler MAXとシノプシスの新しい高精度ライブラリ・フォーマットであるCCSも採用した。このCCSライブラリ・モデルによって、オンチップ･バリエーションを考慮して施されてきた設計マージンを5%削減し、ノイズ・ライブラリの作成にかかる期間を50倍スピードアップすることにより生産性を大幅に向上させることができる。

IC Compiler独自のExtended Physical Synthesis (XPS) テクノロジにより、STARCAD-21フローは、今後必要とされるマルチモード・デザインに効率的に対処できるようになる。IC Compilerのコンカレント・マルチモード最適化機能は、デザインの性能向上と開発期間短縮のための重要な鍵を握る機能である。例えば、6つの動作モードと2つのプロセス・コーナーを持つRISCコアの場合でも、IC Compilerは全てのモードをコンカレントに最適化できた。XPSテクノロジがもたらすタイミングと面積の真のコンカレント最適化により、詳細配線後の最適化にかかる期間は1/5に短縮された。加えてSTARCAD-21シノプシス・フローでは、IC CompilerとPrimeTime SIのサインオフ・タイミング解析結果のきわめて高い相関関係、簡素化されたTclスクリプトにより、さらなる生産性向上が確認された。

シノプシス　インプリメンテーション･グループ　ジェネラルマネージャー兼上級副社長のAntun Domicは次のように述べている。「我々は、これまでも日本の設計業界においてIC Compilerに極めて強い手ごたえを感じていました。日本の主要な設計企業はSTARCによるフロー開発に注目していますので、STARCAD-21 V3.0にIC Compilerが組み込まれたことは、強力な後押しとなることでしょう。STARCの認証を得た設計生産性向上メリットを実現するため、日本のお客様と緊密に協力していけることを楽しみにしています。」

IC Compilerについて
IC Compilerは、シノプシスの次世代配置配線ソリューションである。IC Compilerは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にし、サインオフ環境下での設計収束を可能にすることにより、優れた設計品質と設計期間短縮を実現する。現在のソリューションは、配置/クロックツリー・シンセシス/配線を切り離された個別工程として実行しなければならないという限界に直面している。IC CompilerのExtended Physical Synthesis (XPS) テクノロジは、フィジカル・シンセシスを配置配線の全工程に渡って実行可能にすることにより、これらの個別工程の間に横たわる壁を取り除く。また、統合されたTclベース・アーキテクチャを持っているため、シノプシスの最高のコア・テクノロジ群との連携ならびに機能向上を実現している。IC Compilerは、次世代の設計に必要とされる全ての機能、すなわちフィジカル･シンセシス、配置、配線、タイミングやSIの最適化、消費電力削減、テスト容易化設計、歩留まり最適化を兼ね備えた完全な配置配線ソリューションである。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。