ニュースリリース - 2005年12月21日

NECエレクトロニクス、シノプシスのPSMテクノロジを65nmプロセス以降の生産に採用

PSMテクノロジにより、高性能な製品開発のためのリソグラフィー解像度と歩留まりを向上

2005年12月19日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、NECエレクトロニクスが同社の高性能65ナノメータ・プロセッサおよび論理回路の生産に、シノプシスのフェイズ･シフト･マスク (PSM=位相シフトマスク) 技術を採用したと発表した。シノプシスの包括的なDesign for Manufacturing (DFM) ソリューションのキー･テクノロジであるこのPSM技術を採用することにより、NECエレクトロニクスはリソグラフィー・プロセスの段階で厳格なCD（Critical Dimension=線幅）制御が可能となり、歩留まりの向上、リーク電流の削減、およびチップ性能の最大化が可能となる。

シノプシスのPSMテクノロジは、世界中の高性能システムオンチップ（SoC）ベンダの間で急速に普及している。このPSMテクノロジにより、設計者は65nm以降のプロセスで以前にも増して厳密性が要求されるCD制御とシリコン上に生成されるトランジスタ･サイズの制御、およびリソグラフィー解像度の向上が可能となる。この高精度なCD制御により、チップ性能が向上し、高い歩留まりを実現することが可能となり、それによって一つのウェハから設計仕様を満たしたチップをより多く生産できるようになる。シノプシスのPSMテクノロジは、NECエレクトロニクスの65nm CMOSプロセスの量産立ち上げに用いられる。

NECエレクトロニクス株式会社 生産事業本部 プロセス技術事業部 事業部長 井上 修一氏は、次のように述べている。「半導体製品の性能を向上させるためには、（65nm以降の）ディープサブミクロン・プロセスがもたらす課題に取り組み、製造工程固有の要求に対応したテクノロジを採用していかなくてはなりません。シノプシスのPSMテクノロジの採用により、当社の既存のリソグラフィー装置の解像能力を大幅に補完/向上させることができ、その結果65nmプロセスでの歩留まりの向上、リーク電流の削減、そしてチップ性能の向上が可能になります。」

「私たちは、最先端プロセスノードでのチップ生産で高い歩留まりを短期間で実現する技術を開発するために、お客様と緊密に協業しています。」シノプシスのDFM担当副社長であるAnantha Sethuramanは述べている。「シノプシスのPSMテクノロジは、65ナノメータ・ノードで必要とされるリソグラフィー解像度を実現できる実証済みのテクノロジです。今回のNECエレクトロニクス様による弊社PSM技術の採用事例により、65ナノメータ以降の高歩留まり設計において包括的なDFMソリューションを提供するシノプシスのリーダーシップはさらに確固たるものになったと言えるでしょう。」

シノプシスのDFMソリューションについて
シノプシスは、RTL設計からマスク製造までサポートできる業界で最も包括的なDFMソリューションを提供している。シノプシスのDFMツール・ファミリーは、製造性確保、歩留まり向上といった重要な課題を解決するソフトウェア製品群である。シノプシスのDFMツール・ファミリーは、フィジカル検証ツールHercules、OPCツールProteus、マスクデータ・プレパレーションに用いるCATS、リソグラフィー検証ツールSiVL、マスク検証ツールi-Virtual Stepper、特許取得済みPSM(Phase Shift Mask)テクノロジ、プロセス・デバイス・シミュレーションのためのTCADツール群から構成される。製造実証済みのシノプシスのPSM技術により、半導体ベンダ各社は準波長領域においても、既存の光リソグラフィー装置を用いつつ信頼性と費用効果の高いICを製造することができる。シノプシスのPSMテクノロジは、現在市販されている唯一の強力なIC製造向けPSMテクノロジである。この技術により、65nmプロセス･ノードの30nmトランジスタ回路より遥かに微細な9nmトランジスタをも、248nmのリソグラフィー装置を使用して製造できるようになる。また、シノプシスのManufacturing Yield Management (MYM)ソリューションは、製造工程と直結することにより、ランダム欠陥、システマティック欠陥およびパラメトリック欠陥を削減するために必要な歩留まりデータと解析機能へのリアルタイム・アクセスを可能にする。これにより、設計コンセプト構築から製造までの期間を大幅に短縮し、次世代半導体の設計/製造を早めることができる。シノプシスのDFMソリューションは、65nm以降の設計で目標とする歩留まりを達成するために、設計フロー全体を通して設計と製造データをインテリジェントに活用するシステマティックな開発手法を提供している。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。