ニュースリリース - 2005年6月28日

ルネサス テクノロジが、シノプシスのGalaxyデザイン・プラットフォームを用いて実製品向けの90nmデザインをテープアウト

シノプシスのDesign for Yieldソリューションにより、ルネサスはワイヤレス機器向けSoCの歩留まり目標を達成

2005年6月27日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、大手半導体企業、株式会社ルネサス テクノロジ(以下、ルネサス)が、シノプシスのGalaxyデザイン・プラットフォームを用いて、ワイヤレス機器向け90nmシステムオンチップ(SoC)のテープアウトに成功したと発表した。Astroが提供する先進のDesign for Yield機能を始めとするシノプシスのフィジカル・デザイン・ソリューションにより、ルネサスは、今回の実製品向け90nmデザインの歩留まり目標を達成した。

ルネサス　製品技術本部 設計技術統括部 DFM･EDA技術開発部 部長 原田輝昭氏は次のように語っている。「今回のプロジェクトは90nmプロセスでのワイヤレス機器向けSoCデザインでしたので、当社では当初からDesign for Manufacturingの問題を懸念していまいした。シノプシス社のGalaxyデザイン・プラットフォームが提供する歩留まり向上技術、とりわけAstroのダブルビア挿入機能やアンテナルールを満たすための機能といった技術は、デザインの最適化に大きな効果をもたらし、90nm歩留まり脱目標の達成に大きく寄与してくれました。」

このルネサスの数百万ゲート規模のデザインは、論理合成にDesign Compiler、ダイナミックならびにリーク電流の最適化にPower Compiler、フィジカル・インプリメントにPhysical CompilerならびにAstro、フルチップRC抽出にStar-RCXTといったシノプシスのフィジカル・デザイン・ソリューションを用いて開発されている。Astroのダブルビア挿入のような、歩留まりを考慮した配線最適化機能により、ルネサスは、タイミングが厳しいネットへの影響を抑えつつ歩留まりを向上させることができた。この工程はタイミング収束の予測性を維持した環境で実行されている。

シノプシス インプリメンテーション・グループ 上級副社長兼ジェネラル・マネージャー　Antun Domicは、次のように述べている。「私どもは、各種の歩留まり向上技術を包括的に提供するために、世界中の半導体ベンダ各社と緊密に協力しています。歩留まり目標を達成し、開発コストを抑えて開発期限内にチップを提供するために先進のDesign for Yield技術を必要としているルネサス様を始めとする各社には、当社をフィジカル・デザイン・ソリューション・プロバイダとして選んでいただいています。」

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。