ニュースリリース - 2005年5月31日

シノプシスのVCS、SystemVerilog対応のアサーションIPライブラリおよび ネイティブ・テストベンチにより、さらに機能が向上

最新バージョンのVCS、SystemVerilogとSystemCの検証を単体ツールで実行、標準規格準拠デザインの検証をより迅速に

2005年5月31日 カリフォルニア州マウンテンビュー発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、完全なRTL検証ソリューションであるVCSに性能をさらに向上させる多くの新機能を追加したと発表した。これにより設計者は、デザイン中のバグをより迅速に発見し、最大5倍の検証速度を達成できるようになる。VCS2005.06で追加された新機能には、以下が含まれる。

• AMBA(TM) 2 AHB/APBプロトコルや、PCI(R)インターフェイスなど業界標準に対応したプロトコル・チェッカを含むアサーションIPライブラリ
• 実績ある高性能ネイティブ・テストベンチ・テクノロジを拡張し、業界で初めてSystemVerilogテストベンチ・ソリューションをフル・サポート
• SystemCにネイティブに対応したシミュレーション機能

シノプシス ベリフィケーション・グループ 上級副社長Manoj Gandhiは、次のように述べている。「お客様は、業界標準に準拠した使い勝手の良いアサーションIPと検証用IPを兼ね備えた実績ある検証テクノロジを求めています。シノプシスのVCSは、業界標準に対応すべく常に努力しています。VCSの最新リリースである2005.06では、その実績あるネイティブ・テストベンチ機能およびアサーション・ベースの検証テクノロジをSystemVerilogやSystemCと組み合わせることにより、従来のデザイン記述だけでなく、これらのオープン・スタンダード言語がサポートするデザイン記述や記述抽象度も含めた柔軟な検証環境を実現し、より高い検証スループットを提供します。｣

VCSの業界標準プロトコル検証用アサーションIPライブラリ
VCSのアサーションIPライブラリは、VCSまたはハイブリッドRTLフォーマル解析ツール Magellanで使用可能なチェッカ・ライブラリを含んでおり、デザイン中の複雑なプロトコルを検証する。VCSのアサーションIPライブラリは、プロトコル違反を特定およびレポートし、アサーション・カバレッジ・データを収集しながら、シミュレーション中に機能チェックを実行できる。また、複雑なデザインのプロパティを検証するため、アサーション・ライブラリをMagellanと共有することができる。VCSのアサーションIPライブラリは、制約に基づくランダム・スティミュラス生成とDesignWare検証用IPのセルフ・チェック機能の組み合わせにより、デザイン品質の向上や開発費の削減を実現する、シノプシスのリファレンス・ベリフィケーション・メソドロジ(RVM)ガイドラインに準拠したブロックレベルおよびチップレベルの総合的な検証環境の構築を可能にする。VCSのアサーションIPは、SystemVerilog、Verilog HDL、VHDL、SystemCで記述されたデザインで使用可能。

VCS2005.06バージョンの標準機能に加えて、VCSのアサーションIPは、次のインターフェイスおよび標準プロトコルにも対応している。

• PCI および PCI-XR 2.0 インターフェイス
• AMBA 2 AHB および APB
• 802.11a-g
• AGP
• SMIA
• DDR2
• OCP 2.0
• LPC

PCI Express(TM)インターフェイス、USB2.0、そしてSystemVerilog対応のCoreConnectネイティブ・テストベンチ・テクノロジを含む標準プロトコルは、VCSの今後のリリースで追加が予定されている。

SystemVerilog対応により拡張されるネイティブ・テストベンチ・テクノロジ
VCS2005.06バージョンはネイティブ・テストベンチ・テクノロジにより、IEEE P1800で定められているSystemVerilogテストベンチ機能をネイティブにサポートしている。このためVCSを使用している設計者は、SystemVerilogのオブジェクト指向性を利用した制約に基づくランダム・スティミュラス生成や機能カバレッジ解析機能を用いて、極めて効果的な検証環境が迅速に構築できるようになる。VCSのネイティブ・テストベンチ・テクノロジは、デザイン、テストベンチ、アサーション、カバレッジを同時に最適化可能な独自のシングル・コンパイル・アーキテクチャを採用している。この強力な組み合わせにより、単独のテストベンチおよびシミュレーション環境と比較して、最大で5倍の検証速度が実現する。

Stretch社 エンジニアリング部門副社長であるWayne P. Heideman氏は次のように述べている。｢Stretchでは、VCSのネイティブ・テストベンチ・テクノロジを用いて、検証効率の向上に成功しました。最新のVCSが業界標準であるSystemVerilogに対応したテストベンチを備えたことにより、ソフトウェア・コンフィギュラブル・プロセッサ S5000ファミリ向けの検証テストベンチ環境も改善できると期待しています。｣

VCS2005.06バージョンは、SystemVerilog構文、アサーション、ダイレクト・プログラミング・インターフェイス(DPI)への対応に加え、次のSystemVerilogテストベンチ機能をネイティブにサポートする。

• オートマチック・スタティック・タスク/ファンクション
• クロッキング・ブロック
• ダイナミック・アレイ/連想配列
• 機能カバレッジ解析
• オブジェクト指向のプログラミングおよびカプセル化
• プログラム・ブロック
• キュー
• 制約に基づくランダム・スティミュラス生成
• マルチ・スレッド/同期化
• バーチャル・インターフェイス

SystemC対応シミュレータ内蔵
VCS 2005.06 は、Verilog HDL/VHDL混在デザインとSystemCモデルの協調検証を柔軟に実行し、SystemCをネイティブ・コンパイルするシミュレータを内蔵している。VCS内蔵のネイティブSystemCシミュレータは、OSCIのSystemC言語規格2.0.1に準じている。

出荷時期
VCS 2005.06 は、2005年第3四半期より出荷予定。

シノプシスについて
Synopsys, Inc. は、IC設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームと検証プラットフォーム、および製造ソフトウェアを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp　より入手可能。