ニュースリリース - 2005年3月8日

シノプシス、現在主流となっているディープサブミクロン・デザインのテスト設計を実現する次世代ワンパス・テスト合成ツールを発表

DFT Compiler Maxにより、チップ面積を最小化しつつ、テスト時間が1/10～1/50に短縮、ワンパス・スキャン合成が容易に

2005年3月7日ドイツ ミュンヘン(DATE= Design Automation and Test in Europe)発 - 半導体設計ツールの世界的リーダーであるシノプシス（Synopsys, Inc.、Nasdaq上場コード:SNPS）は本日、次世代のDFT(Design for Test)合成ソリューション DFT Compiler MAXを発表した。このツールは、130nm以降のプロセス・テクノロジで顕在化する設計とテストの問題の解決に必要となる、ワンパス・テストのデータ量圧縮機能を提供する。DFT Compiler MAXは、シノプシスのワンパス・テスト合成ソリューションを拡張するもので、プッシュ・ボタン方式でテストデータ量を1/10～1/50に圧縮できる。これにより、テストコストの大幅な増加を抑えつつ、高いフォルト・カバレッジを実現できるディープサブミクロン向けテスト設計が可能になる。このソリューションは、シノプシスのDesign CompilerならびにGalaxyデザイン・プラットフォームにシームレスに統合されているため、設計者は最小限のテストの専門知識で、タイミング収束の達成や、コスト増の原因となる設計とテストの繰り返しの削減を実現できるようになる。

現在では、130nm以降のプロセス・テクノロジを用いたディープサブミクロン設計が主流となっており、従来のstuck-atテスト手法では検出できない故障が増えつつある。レジスティブ・ビア(抵抗成分を内包したビア)や配線短絡等が主なものであるが、こうした故障は、at-speedテストやbridgingテストによってのみ検出可能であり、そのためには以前に比べて大量のテストベクタの生成が必要となり、テストコストの増加をもたらすことになる。テストデータ量削減のために従来用いられてきた圧縮技法の活用には、高度な専門知識が必要であり、既存の設計フローへの統合も困難であった。DFT Compiler MAX独自のアダプティブ・スキャン・テクノロジにより、このような専門知識が無くても、チップ面積を最小化しつつテスト圧縮が可能になる。同時に、テスト実行時間の最小化をもたらす効率的なテストスキャン・アーキテクチャを生成できるようになる。DFT Compiler MAXは、stuck-atテストとat-speedテストの双方で活用できる高度なテストデータ圧縮を実現することにより130nm以降の設計の問題に対処し、看過しがたい追加コストや設計労力を費やすことなく、より高品質なテストを実現するのである。

Micronas社 デジタル設計マネージャー Thomas Ruhnau氏は次のように語っている。「今日の市場競争で生き抜くためには、我々はICの品質を維持しつつ、開発コストを削減し、かつ開発期間を短縮しなければなりません。130nm設計でコスト条件を満たしつつ品質目標を達成するためには、テストデータ圧縮は必須の課題となります。従来は、我々の設計目標を満たすテストデータの圧縮にはテストの専門知識を持ってしても3週間は必要でした。シノプシス社のRTL合成ソリューションに組み込まれたDFT Compiler MAXを用いることにより、我々は3日以内という短期間でテストデータを1/10に圧縮することに成功しました。しかもこれによるチップ面積の増加は1%以下でした。使い易さ、テストデータ圧縮率、そしてチップ面積最小化といったDFT Compiler MAXの効果から我々は社内標準ツールへの採用を決めました。」

STマイクロエレクトロニクス社 コンピュータ・ペリフェラル・グループ DFT技術マネージャーStephane Lecomte氏は次のように語っている。「STマイクロエレクトロニクスのテスト品質の基準は非常に高く、130nm以下の設計ではディープサブミクロン故障モデルを用いなければこの基準をクリアできません。従って、テストデータの圧縮はテストコスト増加をくい止めるための必須の技術になります。シノプシス社のDFT Compiler MAXを用いることにより、当社では合成フローの一部としてテスト設計を実行し、テスター実行時間を1/20に短縮できました。しかも、テストの専門知識の修得は不要で、テスト設計のための開発期間増加などは全くありませんでした。おかげで、直近のハードディスク・ドライブ向けチップ開発で、当社の厳格なテスト品質目標を達成できました。今後の新しい設計についてもDFT Compiler MAXを標準ツールとして採用していく予定です。」

シノプシス インプリメンテーション・グループ担当副社長兼ジェネラルマネージャーのAntun Domicは次のように述べている。「弊社のお客様は、現在、最短期間かつ最小限のコストで最高品質の製品を開発するため多くの課題に直面しています。これらの課題を克服するためには、設計者には、面積、タイミング、テスト、パワー、シグナルインテグリティ、歩留まりをコンカレントに最適化できる完全“RTL to シリコン”ソリューションが必須となります。Galaxyデザイン・プラットフォームのテスト圧縮ソリューションであるDFT Compiler MAXにより、弊社は、現在主流となっているデザインの課題を解決する弊社のワンパス・テスト合成技術を大きく進化させました。このソリューションをご活用いただくことにより、お客様は、これまでの設計自動化やテスト自動化のためのツールへの投資を無駄にすることなく、最低限のコストで最高品質の成果を挙げることができます。」

価格と出荷時期
DFT Compiler MAXのライセンスは、1年間のテクノロジ・サブスクリプション・ライセンス（TSL）で15,012,000円より。DFT Compiler MAXは、現在、限定顧客向けに出荷中。一般提供は、2005年9月より開始予定。

Micronas社について
Micronas社（SWX スイス証券取引所上場コード：MASN、フランクフルト証券取引所上場コード：MNSN、プライムスタンダード市場：TecDAX）は、世界中で半導体の設計および製造を行っており、民生および自動車電子回路向けの最先端ICおよびセンサー・システム・ソリューションを提供する主要なサプライヤである。革新的で、世界規模のTVシステム・ソリューションの市場リーダーとして、Micronas社はオーディオおよびビデオ・コンテンツのデジタル化を通じて新たに出現した市場向けにその専門技術を活用している。Miconas社は、世界中全ての主要な民生品企業に供給しており、それらの多くの企業とは、双方の成功を目指して継続的なパートナーシップ関係にある。スイスのチューリッヒに本社を置き、事業本部はドイツのフライブルグを本拠地としている。Micronasグループの社員数は、現在1900名。2004年の売上は、9億6300万スイスフラン。Micronas社およびその製品についての問い合わせは、http://www.micronas.comより入手可能。

Galaxyデザイン・プラットフォームについて
Galaxyデザイン・プラットフォームは、シノプシスの最高クラスのツール群とIPを用いて最先端半導体設計を実現するオープンな統合デザイン・インプリメンテーション・プラットフォームである。業界最先端の半導体インプリメンテーション・ツール群を、ツール間で共通のデザイン・データベースMilkyway上で統合したGalaxyデザイン・プラットフォームにより、RTLからシリコンまで一貫したタイミング・エンジン、シグナル・インテグリティ(SI) 解析、共通ライブラリ、ディレイ・カリキュレーション機能、制約条件、テスタビリティおよびフィジカル検証を用いたデザイン収束フローが可能となる。このプラットフォームは、設計期間を大幅に短縮し、インテグレーションに要するコストを削減、先進の大規模半導体設計に特有のリスクを最小限に抑える。

シノプシスについて
Synopsys, Inc. は、半導体設計向け電子設計自動化ソフトウェア（EDAツール）の世界的リーダーである。複雑なシステムオンチップ開発を実現する、最先端技術を用いたIC設計プラットフォームおよび検証プラットフォームを世界中のエレクトロニクス市場向けに提供している。また、顧客の設計プロセスを簡素化し、その製品開発期間を短縮するために、設計資産（IP）やデザイン・コンサルティング・サービスを提供している。カリフォルニア州マウンテンビューに本社を置き、事業所は北米、ヨーロッパ、日本、アジアなど60ヶ所。詳細な情報は、http://www.synopsys.co.jp より入手可能。