在高速的SoC Emulation上執行Trillion-Cycle等級的應用程式工作量

如何能快速找到失敗的根本原因？

用於進行硬體與軟體驗證的二個主要選項各有優勢：

• Emulation系統支援全自動化流程，具有遠高於Simulation的速度，同時，能提供可全視(full visibility)的偵錯能力
• Prototyping system通常較Emulation更快，可進行更長時間的應用程式工作量的執行，但須要使用者投入更多的時間

在典型的設計驗證中，這兩種類型系統都有被使用的機會。Emulation 系統適合於當IC設計還尚未成熟的時期；然而當IC設計已經非常成熟時，則可使用Prototyping設計系統，以便快速的尋找到各種Corner cases。然而業界一直希望Emulation系統在保持其偵錯與自動化優勢的同時也能將效能提升到更高的水準。

偵錯(debug)是設計驗證中最耗時的部分之一。根據2020 Wilson研究機構的功能驗證研究調查報告，驗證工程師指出，他們大約有41%的時間是花費在偵錯上。然而這項艱苦努力的工作重要性不能被低估，因為越早發現錯誤並修正它，設計和整體預算的成本就越低。事實上，在這個Exascal的偵錯年代中，軟體應用程式在Billion Gate等級的設計上透過Emulation驅動一個超過Billion Cycle的測試，而這只會加劇偵錯效率的挑戰。如我們先前討論的在SoC的應用領域，諸如HPC與AI，都是屬於這類的。除了軟體複雜性和不斷增加的 SoC 大小之外，還有諸如晶片對晶片(chip-to-chip)和晶片與外部通訊需求增加之類的因素-所有這些都為更快速、更強大的Emulation系統提供充分的必要條件。

Emulation在晶片設計中，對軟體與硬體的正確互動所進行的偵錯與驗證，扮演至關重要的角色。經由快速尋找到測試錯誤的根本原因，你可以快速的解決問題；Emulation無疑能加速晶片設計與驗證過程扮演重要的角色。

單一平台上的10-MHz SoC Emulation

對於電子業來說，持續投資於快速的Emulation與FPGA Prototyping Farm有著巨大的壓力。這些投資為加速軟體Bring-up、SoC驗證與系統驗證提供重要的基礎。但並非所有的驗證系統均相同。在某些案例中，需要為相同的硬體驗證流程購置一個Emulation系統與一個FPGA Prototyping系統，並在二者之間切換以進行硬體偵錯與軟體驗證。雖然同時使用這兩個系統或許能確保通用的編譯與測試平台(testbench)方法，但仍要承擔採購與維護二個系統的成本；而從工作量的角度來看，這個方式則能滿足在兩個平台上管理來自不同專案的同時作業需求。

驗證加上Software Bring-up的更好解決方式，是使用執行速度更為快速的單一Emulation系統。藉由單一平台，使用一個通用的預留系統，以執行所有作業，並取得一個更有效率的偵錯期程；也可以讓針對所需產能相關的投資更靈活，而不會因為投資於兩個系統而造成負擔。新思科技藉由ZeBu® EP1Emulation系統提供這些優勢，是業界首創的10-MHz Emulation解決方案，非常適合用於多達20Billion Gate級的SoC設計。這系統是基於系統中FPGA之間的直接連接架構，將處理延遲最小化並提供高效能。ZeBu EP1還提供：

• System-level的偵錯，包括快速的波形輸出
• 業界內最低的總擁有成本，即使將冷卻和電力等營運費用以及執行單一系統的總體較低開銷納入考量
• 高可靠度，正如新思科技的ZeBu Emulation系統的過往在使用者的記錄所證實

ZeBu EP1為汽車、5G基礎設施、邊緣運算AI與HPC(完整的HPC SoC對系統而言太大了，ZeBu EP1可針對其大型的IP 區塊提供支援)等領域中的SoC提供容量與效能的需求。ZeBu產品系列為新思科技Verification Continuum® 解決方案的一部分，主要在協助更快速、更早地發現SoC錯誤、更先期Software bring-up並對整個系統進行驗證。

總結

還記得在90年代，各種硬體Emulator開始普及但價格昂貴且難以使用嗎？在當時，無人會想像到使用快速Emulation系統可以執行1trillion-cycle的應用程式工作量。而這就是現今ZeBu EP1使用者可以做到的。如果當前的演進發展路徑有任何跡象可循，快速的Emulation仍然是關鍵性的力量，可以協助工程師在突破摩爾定律極限時，因應SoC驗證、Software bring-up與系統驗證挑戰。