透過機器學習(ML)驅動的大數據分析為晶片設計取得可行見解

如果您深入瞭解數位晶片設計流程,會發現 在SoC 設計過程中,存在大量未發掘的品質和狀態相關資訊。試想一下,如果可以將這些資訊無縫且高效地轉化成確實可行的見解(actionable insights),將得以提高生產力,進而提升 SoC 的品質。

在現今的環境中,我們的 SoC 和系統的複雜性不斷提高、銷售時機(market window)越來越嚴苛,而工程資源的前景也越發艱難,而這種狀況短期之內應該不會改變。因此,任何能幫助您充分利用數位設計流程中豐富資料的工具,都可以為您創造競爭優勢。

這就是Synopsys Design.da 資料可見性(data-visibility)和機器智慧引導(machine intelligence-guided)之設計全面性最佳化解決方案的目標。Synopsys Design.da是新思科技旗下EDA 資料分析產品組合的重要擴展,不只幫助我們完成從矽前(pre-silicon)到矽後(post-silicon)的資料連續性,也能在從設計到矽晶(design-to-silicon)的完整生命週期中,充分提供寶貴資料分析的機會。歡迎繼續閱讀以深入了解新思科技 Design.da 如何幫助您的設計團隊以更具生產力、更有效率且更有效地的方式工作。

提供更高的可檢視性和可見性

構成新思科技 RTL 至簽核 (RTL-to-signoff) 設計流程的 Myraid 引擎運行方式,是利用最佳化的黃金簽核分析(golden signoff) (包括時序、功率、面積、IR-drop 和 DRC),與針對性且經過微調的最佳化項目進行持續的交互作用(interplay),其目標為盡可能順利且高效地實現功率、效能和面積 (PPA) 目標。這種持續性分析會產生大量資料,其中大部分都是高度非結構化的資料。不過,如果能將這些不連續的資料結合在一起,它們將能幫助我們進一步了解設計的「健康狀況」,比如在設計中有哪些改善機會?在流程中,哪些問題可以提早解決,以便實現設計收斂(closure)?

記錄檔 (log files) 在一定程度上可以揭露這些資料。儘管如此,鑑於現今設計的規模和複雜性,在極大量的基礎資料中,我們也只能窺探其中的一小部分,直到這一小部分資料也變得太龐大而難以理解為止。因此長期以來,工程師只能試著揣測哪些資料可能對他們有幫助,然後利用工具的主動資料轉儲(data-dumping)功能,來擷取必要的資訊。然後,他們可能會針對傳統的資料來源(如記錄檔) 進行多重工具解析,來組合拼湊他們要拿來驅動偵錯的資料。一直以來,都缺少可以將深度引擎指標及其相關分析合併並彙整到一個全面且整體視圖的方法。若有任何方式可以有效釐清設計中某部分的時序(timing),同時又能釐清其他位置的繞線壅塞(congestion)問題,那將會大有助益。

Synopsys Design.da 解決方案就能為所有的專案資料提供全面的視圖,並帶來進一步提升 (圖1)。這個解決方案可以高效率且自動化地擷取指標資料,同時直接透過新思科技獨有的單一資料模型,智慧化管理相關分析資料。接著,將資料轉換並載入到隨時啟用(always-on)且符合產業標準的資料庫中。要透過第三方工具處理流量指標也同樣簡單。借助工具解耦 (tool-decoupled) 資料庫中的資料,進行搜尋、篩選、繪圖、比較和趨勢分析都是既簡單又直觀的工作。隨著執行次數增加,互動式網頁使用者介面(UI)也能夠吸收、比較、交叉參照,然後輕鬆分享來自全專案團隊的資料。

圖 1:Synopsys Design.da 技術實現全面的可檢視性,以強化跨模組、子系統或全 SoC 的進度追蹤,為您的團隊或組織建立正確的視圖,並快速辨別需要特別關注的區域。

這種「無縫共享」的理念,是Synopsys Design.da 解決方案的核心動力。過去人工且零碎的資料擷取方式,導致設計流程極其不透明。由於沒有全面性的方法來衡量底層的設計流程,因此也幾乎無法改善和更有效地管理這些流程。

即時 360 度視圖可以看見所有的設計活動,幫助使用者以標準化的方式提升全專案的效率,因為現在一切都能得到衡量。工程師不再需要擷取資料、將其輸入試算表、格式化 (用各種隨機的顏色),並將其貼到投影片中,以報告他們每日或每週的進度。您的團隊目前需要花多少時間來做這種事?太多了!利用我們獨一無二的資料可見性解決方案,整個團隊範圍的進度儀表板(dashboard)可以幫助您擷取一致且全面的視圖,以更簡單、更具資訊價值且更易於操作的形式呈現狀態比較。在這個易於建置的儀表板中,您也可以取得有助於專案管理的關鍵績效指標 (KPI)。透過便於共享的儀表板,無論是機器、授權還是任何其他指標的資源效率,您都能輕鬆追蹤、管理,進而實現最佳化。利用可自訂的小工具,您甚至可以導入外部資料來源來任意組成深度探討 (drill-down)。

以豐富的分析揭示真實的指示性晶片設計見解

收集和篩選整合大數據只不過是一切的開始。Synopsys Design.da 技術深入探討輸入資料的廣度,不只能顯示正在發生的事情 (流程中任何時間點的底層引擎狀態),而且還說明其發生的原因。基於機器學習 (ML) 的增強分析(augmented analytics)可以自動區分設計趨勢、辨識設計限制,並在整個設計流程中提供引導式根本原因分析,幫助我們更快速、更輕鬆地深入了解設計。這些分析會在背景中自動執行,就像一群額外的工程師團隊戰力來執行專家級別的偵錯,然後提取即時分析的精華,來產生易於使用 (直觀、可自訂、互動式) 且能交叉比對的視覺化結果。

而關鍵路徑結構如何隨著流程的各個階段演變?導致其故障的主要原因是什麼,比方說邏輯深度(logic depth)、迂迴繞線(detouring)、層級選擇(layer choice)、偏移(skew)或插入延遲(insertion delay)?這次實驗與其他三次實驗相比結果如何?哪個應用程序選項或流程變更最有可能導致這個結果?隨著團隊中所有成員都取得深厚的領域專業知識,這種問題和其他諸多問題很快都會得到解答。這是一條通往更好、更明智、更資料導向之決策制定的道路 (圖2)。

圖 2:Synopsys Design.da 解決方案透過易於理解的視圖,對來自所有流程階段,甚至不同設計流程的資料進行交叉視覺化,以加快設計理解。

Synopsys Design.da 技術深入的增強分析也能實現指示性導引,為團隊提供不同的方法來解決自動辨識出來的問題 (圖 3)。以統計和 ML 為基礎的模型,可以擷取這個工具解決特定設計問題的最佳方式,然後產生工具可使用的指令碼來直接處理當下的問題,藉此大幅加快設計收斂以達到過去未曾實現的 PPA。

圖 3:Synopsys Design.da 解決方案將來自諸多跨領域來源的資料融合到一個組合視圖當中,以實現無縫的交叉探查。此圖顯示的是串擾時序 (cross-talk timing) 的影響和實體位置之間的關係。

協助晶片工程團隊提升工作速度

Synopsys Design.da 解決方案與 Synopsys 數位設計系列 (Synopsys Design Family)產品相互結合,可與業界首款適用於晶片設計的 Synopsys DSO.ai 自主 AI 應用程式巧妙互補。這些技術共同解決了當今諸多設計團隊所面臨的生產力下滑問題。透過更高效的偵錯和最佳化,Synopsys Design.da 技術可以在更廣泛的架構解決方案空間中加速實現更多「可實作」的設計。這些更加優化的設計做為 DSO.ai 技術龐大且多維度解決方案空間搜尋的起點,能大幅提升真正實現最佳系統 PPA 的速度。簡言之,S​​ynopsys Design.da 解決方案可以加速辨別諸多高山中的最高峰,而 DSO.ai 解決方案則會利用其多種智慧功能,針對一系列更全面的晶片設計目標快速找出最高峰的「頂點」。

人類的聰明才智永遠無可替代。在這個日漸數位化的世界,要創造差異化的晶片設計,聰明才智必不可少。Synopsys Design.da 解決方案的工作,就是補足這種獨特性,幫助工程師更聰明地工作,將「萬物智能(smart everything)」化為現實。