DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
部落格
晶片設計與驗證
- 運用AI及形式驗證技術減少人工處理並達成更高的晶片驗證覆蓋率
- 埃米級晶片將如何推動電子業發展？
- Verdi 波形實用性：以更快的執行時間和更少的記憶體完成更多工作
- 模擬回放(Simulation Replay)解決驗證關鍵挑戰
- 先進設計偵錯需要整合型的驗證管理
- 運用Verdi互動式偵錯，減少模擬偵錯周轉時間
- 確保多晶粒系統的健康與可靠度
- 新思科技與力積電合作升級 3DIC 封裝技術以實現更快的AI推論
- 運用全新早期架構探索技術避免多晶粒系統重新流片
- 三星半導體和新思科技合作加速多晶粒系統設計
- GUC採用 3DIC Compiler 進行2.5D/3D多晶粒封裝
- 適應性測試加速數據智能時代的到來
- 用於先進節點GAA製程架構的PVT監控IP
- 先進節點設計的靜態資料損毀注意事項
- 從晶片設計到生命週期結束－減少記憶體故障以提升可靠度
- 利用數據分析因應嚴苛的晶片複雜性和製程要求
- 透過機器學習驅動的測試分析技術來提升晶片產量
- 關於RISC-V的各個關鍵面向
- 圖形處理器(GPU)可以加速數位設計實作嗎？
- 在普世智慧的時代中推動創新
- 加速類比設計遷移
- 數位化工具如何加速記憶體晶片設計和驗證
- 功率感知測試：克服DFT和測試中的功耗挑戰
- 猜測估算法是否足以取得失效模式分佈？
- 程式碼Linting是什麼？進階Linting檢測與系統單晶片設計
- 運用虛擬金屬填充 (Virtual Metal Fill) 預測高層級網路的影響
- 針對下世代晶片設計的測試資料串流解決方案
- 2024年多晶粒(multi-die)系統的下一步
- 英特爾(Intel)在SNUG的主題演講：拓展形式化驗證之思維
- 利用整合分析平台強化晶片生命週期管理
- 功耗感知測試：超越低功耗測試
- 輕鬆優化編譯器 (Compiler)
- 新思科技收購 Silicon Frontline Technology 擴展旗下設計分析產品組合
- 單一 SoC 和多晶粒系統的靜電放電(ESD)防護設計
- 運用虛擬金屬填充(Virtual Metal Fill)解決實際的設計問題
- 確保可以避免晶片在使用現場出現故障的自動化方法
- 機器學習強化 Linting 工具以快速處理偵錯
- 探索多晶粒(multi-die)系統的未來
- 多晶粒(multi-die)系統入門
- 應用於汽車與航太晶片設計的Linting技術
- 別讓晶片故障毀了攸關安全的設計
- 加速物聯網設計：萬物智能時代下的低功耗設計
- 故障模擬技術如何跟上日益增加的晶片複雜度的腳步？
- 電子業如何打造更加永續節能的世界
- 何必犧牲QoR？優化設計簽核，以更智能的方法實現精確功能性 ECO
- 實現更快的工程變更命令處理時間
- 2023年改變電子設計樣貌的3大關鍵技術
- 以晶片再造解決晶片供應壓力
- 藉由機器學習 突破記憶體發展4 個關鍵瓶頸
- 合作案例亮點：使用NVIDIA A100 GPU 強化新思科技 PrimeSim 電路模擬
- 3DIC如何帶動產品創新浪潮
- 別讓X成為阻礙 Logic BIST 的問題
- 使用 IC Compiler II Automated FreeForm Macro Placement 技術提高了生產力
- 是什麼推動了Chiplets的需求？
- PPA(V)：使用變動式工作電壓優化效能功耗比
- 要如何得知晶片驗證已真正完成？
- 可測試性設計(DFT)存在於SoC設計的起點、終點及整個設計流程的所有環節
- 追求卓越、精益求精：利用單一整合的平台強化3DIC設計生產力
- 提高偵錯生產力是顛覆 FPGA Prototyping現狀的關鍵
- 專訪Amit Sanghani：淺談SLM
- 什麼是低功耗設計？
- 在高速的SoC Emulation上執行Trillion-Cycle等級的應用程式工作量
- 是否曾好奇是什麼在推動全球創新？
- 使用向外擴展的FPGA原型設計以趨近實際晶片
- 無懼短缺 晶片創新仍蓬勃發展
- 何謂晶片生命週期管理(SLM)？
- 針對超融合(Hyper-Convergent)晶片設計 需要新的電路模擬方式
- 數小時內快速在十億閘級(Billion-Gate)設計中獲得可行的功耗驗證結果
AI晶片設計
- 因應AI晶片新世代的SoC設計與驗證解決方案
- 晶片製造商如何迎戰設計複雜性並加速創新？
- AI加速：利用新思科技 QIK和DSO.ai的「暖啟動」將Synaptics的四顯(Quad-Display)晶片遷移到ARC HS58x3
- 更快、更高容量的AI工作負載模擬與原型設計
- 藉由AI驅動的測試優化工具解決半導體測試成本和設計時程壓力問題
- 應用機器學習加速 TCAD 校正
- COMPUTEX 2024探索創新時代：以生成式AI驅動晶片設計
- 瑞薩電子(Renesas)利用 Synopsys VSO.ai 將SoC驗證效能提高30%
- 人工智慧如何讓數位設計生產力最大化
- AI驅動的晶片設計如何因應未來挑戰？
- 生成式 AI 可望在2024年開創新契機
- 以AI 驅動的類比設計遷移
- AI測試：超越傳統DFT架構
- 實現大型 SoC 與 AI 架構可測試性設計(DFT)的實用方法 (一)
- 實現大型 SoC 與 AI 架構可測試性設計(DFT)的實用方法 (二)
- 使用基於機器學習的巨集佈局，進行更快速且更佳的布圖規劃
- 認識Synopsys.ai Copilot：業界首款專為晶片設計打造的生成式 AI
- 透過以人工智慧驅動的驗證快速有效地達到覆蓋率目標
- 運用基於 AI 的模式優化降低晶片測試成本
- 新思科技隆重推出 Fab.da：全方位 AI 驅動解決方案促進半導體製造效率躍升！
- 客戶案例亮點：AMD 對新思科技 AI 驗證工具進行實測
- 意法半導體與微軟如何使用 AI 驅動技術優化 PPA
- 何謂 AI 晶片？AI 晶片設計全方位指南
- 晶片設計一次到位！AI 如何加速實現晶片驗證覆蓋率與偵錯？
- 人工智慧(AI)推動晶片設計新領域
- 超越人類極限—藉由AI 驅動的優化技術更快速地實現設計目標
- 開闢晶片設計AI應用的高產能新途徑
- 透過機器學習(ML)驅動的大數據分析為晶片設計取得可行見解
- 創鑫智慧與新思科技合作 成功推出開創性的AI加速器
- 人工智慧：驗證技術演進的下一步
- SNUG 2022亮點：AI 正在快速推進晶片設計
- 解決 AI 硬體中的功耗挑戰
- 人工智慧的下一步：2022 年五大必關注的應用與趨勢
- 人工智慧與AI晶片設計洐生出全新的「先有雞還是先有蛋」難題
- 針對 AI SoC嵌入式處理器 IP進行標準檢測的7個竅門
- AI需要全新的低功耗設計方法
- 工程師會被自動晶片設計取代嗎？
- 利用人工智慧(AI)設計的晶片超越摩爾定律成為半導體演進之未來
- 人工智慧(AI)如何賦予低解析度影像新生命
更多部落格文章，請參閱：Synopsys Blog