DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
功耗感知測試：超越低功耗測試
英文原文：Power-Aware Test: Beyond Low-Power Test
2023年4月11日於《Semiconductor Engineering》刊登
取得測試功耗和測試向量數量的平衡
功耗是當今半導體晶片和系統設計的關鍵考量因素之一。多年來，持續追求晶片效能提升及更多功能的需求，不斷推升對更高電晶體密度的要求。透過製程工藝縮小電晶體尺寸並將更多電晶體封裝在同一晶片得以實現。製程工藝的縮放能減小電晶體的尺寸和工作電壓，因此可降低功耗。但功耗方面的縮放並沒有跟上尺寸縮放的步伐，因此電晶體密度的增加導致SoC功耗密度增加(如圖1所示)並造成更高的整體功耗。這一挑戰迫使晶片設計人員使用不同的低功耗設計技術，從而在功能模式(functional
圖 1：80mm2 SoC的功耗趨勢 (資料來源：IRDS 2020 升級，第16頁)
mode)期間讓晶片功耗維持在規格範圍內。一些常見技術包括電源閘控關閉未工作的模組以降低靜態功耗、時間閘控降低動態功耗以及動態電壓頻率縮放(voltage-frequency scaling)。
傳統低功耗測試技術的挑戰
在設備測試期間，將晶片功耗維持在預估範圍內是一項極大的挑戰。這是因為藉由每個測試向量(pattern)的高故障檢測可以將模式計算和測試成本降到最低；相較於在功能模式運作期間執行測試，此類模式可能導致高達20倍的峰值切換活動和更高的峰值測試功耗。而測試功耗超過功能功耗的限制，可能會導致錯誤的IR壓降(IR-drop)故障或對設備造成永久性損壞。
測試工程師在模式生成期間會加入功耗限制以緩解此一問題，但這將增加測試向量的數量。實現測試功耗和測試向量數量之間的平衡需要仔細估計測試功耗的限制，過度限制將導致模式數量擴增以及拉長自動測試向量產生(ATPG)時間，而限制過少也會導致功耗超出預估範圍。
過往採用較簡單的低功耗晶片設計技術時，功耗通常與設計的切換活動成正比，且在ATPG期間採用的約束方式也足以控制功耗並維持測試向量數量。而在採用不同工作電壓之標準元件(standard cell)且包含複雜功耗感知(power-aware)方案的先進設計中，切換活動與功耗的相關性並不顯著，且ATPG 期間的功耗預估無法與實際功耗特性相符。這將導致ATPG期間的不可靠約束，從而導致測試向量數量過度增加和/或測試功耗問題。因此，僅是降低測試功耗的傳統低功耗ATPG有其不足之處，我們需要一種先進的功耗感知ATPG技術同時優化測試向量數量和測試功耗。
具備功耗簽核資料 (power sign-off data)的功耗感知ATPG
為解決低相關性之問題，Synopsys TestMAXATPG 提供獨特的功耗感知ATPG解決方案，其利用來自Synopsys PrimePower的功率消耗模擬簽核資料，並使用設計中組合、順序和儲存單元的平均功耗，能更加準確地針對設計中切換活動和功耗特性建立模型；讓用戶能夠定義更準確的切換限制，進而減少功耗感知測試向量數量和ATPG的運行時間，同時滿足測試儀(tester)的功耗預估範圍。下圖顯示Synopsys TestIVAX ATPG基於PrimePower的功耗感知ATPG功能數據資料與優勢，能夠解決測試向量數量過多及功耗超出預計範圍等挑戰。
解決模式擴增問題
圖2：由於功率切換建模不準確，傳統低功耗ATPG的切換與功耗呈非線性關係；造成測試向量擴增
圖2是使用PrirnePower [1]生成之產業設計所有測試模式的序向元件(sequential elements)切換活動與峰值功耗關係圖。由於傳統低功耗ATPG中的切換活動模型並不準確，向量樣本模式的功耗分析可能會錯誤地得出20,000次(序向元件的8%)峰值切換活動相當於100瓦峰值功耗限制的結論。在此限制下實際的ATPG期間，黃色區域中的向量將被不當地拋棄─因為即使滿足功耗範圍之要求，但它們具有更高的切換數。ATPG藉由生成大量新向量以替換黃色區域中的向量，但每個向量所需的切換次數要減少，才能
讓切換活動保持在綠色區域內。這將導致不必要的模式數量增加和拉長ATPG執行時間，進而增加測試成本。
圖3是使用基於PrirnePower 方法生成並考量同一設計中序向元件以外之組合單元切換的關係圖。圖中顯示，更準確的向量提供功耗與切換活動之線性關係以及更精準的峰值切換活動限制(168,000次切換相當於100瓦)。這將使ATPG在每一測試向量中納入更多切換，同時維持在100瓦功耗範圍之內，進而使每一測試向量都能實現更高度的故障檢測並降低總模式計算。表1中的標準化資料顯示，即使在更多的切換情況下，基於PrirnePower的ATPG也比傳統低功耗ATPG方法減少26%的測試向量數量和19%的執行時間[1]。
圖3：基於PrimePower的功耗感知ATPG，準確的功耗切換模型，顯示切換與功耗的線性關係；生成最佳的功耗感知向量
表1：相較於傳統的低功耗ATPG，基於PrimePower的ATPG向量數量降低26%，執行時間加快19%。
解決超出預估範圍的問題
圖4顯示了不同設計的序向元件切換活動與峰值功耗的關係。此圖所顯示的是選擇將切換活動限制在25% 或250個序向元件，相當於0.4125瓦的功率限制，所生成完整的ATPG向量集，並使用 PrimePower 分析其峰值功耗。具備功耗限制的向量資料如下圖5所示，其中，所有向量的峰值切換活動均低於原本預估的250，但有些仍然超出0.4125瓦的功耗預估值。 許多介在150至200的向量具有類似的切換，在功耗方面卻有極大差異。這種情況讓定義正確切換限制變得極具挑戰性─而這也是因為傳統低功耗ATPG方法的訊號切換模型品質不佳所導致的。
圖4：針對一個設計的功耗切換圖顯示250個序向元件的峰值切換相當於0.4125瓦功耗
圖5：保持在25%切換限制下的向量，存在數個超出0.4125瓦功耗預估範圍的情況。傳統低功耗ATPG無法滿足初始測試功耗預估值。
圖6：基於PrimPower的ATPG滿足25%切換限制和0.4125瓦的功耗範圍
圖6顯示，在ATPG期間納入PrimePower的功耗資料後，隨著切換活動增加，功耗的趨勢更具可預測性。幾乎所有測試向量都保持在25%切換限制下(組合切換進行1200次切換)並滿足0.4125瓦的功耗範圍(初始測試功耗估值)。與圖5結果相比擬，只有極少數模式(低於10%)超出功耗限制。我們也可選擇這些峰值功耗模式進行動態IR簽核分析。
總之，生成低功耗測試向量的傳統方法不再足以滿足複雜功耗感知方案的當代設計。切換活動的模型若不準確，將導致ATPG期間的功耗估值和限制失準。這不僅會導致ATPG測試向量數量和執行時間增加的問題，更會經常超出測試儀上的功耗估值範圍，測試工程師到頭來又要投入時間精力找出問題根源及解決方法。
所有這些因素都會導致高測試成本和低產量。而這些挑戰能經由Synopsys TestMAX ATPG提供的先進功耗感知ATPG方法予以解決─該方法在測試向量生成過程中利用來自功耗簽核工具PrimePower的功耗模擬資料實現準確的功耗或切換活動限制。除了可以提供高效的功耗感知的測試向量外外，研究證明，該方法能夠在複雜的SoC上將IR壓降(IR-drop)和Vmin降低40%，詳如參考資料[1]所述。
參考資料：
[1] K. Abdel-Hafez et al., "Comprehensive Power-Aware ATP G Methodology for Complex Low-Power Designs," 2022 IEEE International Test Conference (ITC), Anaheim, CA, USA, 2022
NEW 新思科技在矽谷的年度使用者大會(SNUG) 發表全新以AI驅動的EDA、IP與系統設計解決方案
NEW 新思科技運用NVIDIA的加速運算、生成式AI與Omniverse平台 展現電子設計自動化的高效能與新世代能力
新思科技推出Synopsys.ai Copilot以突破性的生成式AI效能加速晶片設計
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合
新思科技與台積公司合作在N3製程上運用從探索到簽核的一元化平台以及經驗證的UCIe IP 簡化多晶粒系統的複雜性
新思科技與台積公司合作推動類比設計的遷移(Analog Design Migration) 該合作遍及台積公司先進製程的參考流程(reference flow)