多晶粒(multi-die)系統入門

本文原文由Shekhar Kapoor張貼

英文原文：A Primer on Multi-Die Systems

有鑑於現今電子裝置被賦予更強大的智能與互連線性，連帶強大矽晶片一直被要求能執行越來越多的功能，也不足為奇了。對於諸多要求嚴苛的應用程式而言，像是 AI、超大規模資料中心與自動駕駛汽車，單靠一個強大的系統單晶片(SoC)已經無法滿足需求。這持續推動多晶粒(multi-die)系統的需求，而在這個系統中，多晶粒或小晶片(chiplet)會被整合到單一個封裝。

多晶粒系統的確既龐大又複雜，無庸置疑地，它們也為趨緩的摩爾定律提供一個解方，以因應系統複雜度的挑戰。有鑑於所有系統的相依性，這些系統必須從概念到生產進行整體開發，以實現最佳效能、功耗和面積 (PPA)。儘管實現投片(tapeout)的步驟與其對應的單一系統單晶片步驟相似，但從全方位系統的角度處理流程仍有其必要性。

要如何確保多晶粒系統會依照預期執行？要如何高效率地執行？從設計探索到現場監控，從系統的角度來看，應考慮的關鍵步驟又有哪些呢？

在單一SoC上能順利運作的技術可能不完全適用於多晶粒系統架構。幸運的是，支援多晶粒系統的生態系正迅速趨於成熟，為設計團隊提供工具，以實現這些系統帶來的優勢：

加速且具成本效益的系統功能擴充
降低風險與縮短上市時程
降低系統功耗，同時提高總處理能力(throughput)
快速創造多樣性產品變化

半導體持續創新的發展之路

處理多晶粒系統架構有幾種常用的方式。其中一種是解構(disaggregation)，將大晶片分割成較小晶片，相較於單一晶片，可以改善系統的良率與成本；這種方法適用於異質與同質設計。另一種常見方法是將不同製程技術的裸片(die)組合起來，以優化系統功能與效能。這樣的系統可能包含指定用於數位化運算、類比、記憶體與光學運算的裸片；而每個裸片都透過適合其目標功能相應的製程節點完成。從長遠來看，製造由多個較小晶粒組成的設計，相較於龐大且單一的 SoC，在良率方面會產生更好的結果。

矽晶中介層(silicon interposer)、再分佈層 (RDL)中介層與混和鍵合(hybrid bonding)技術等先進封裝技術的出現，已為多晶粒系統開闢一條道路。針對高密度記憶體的 HBM3 與針對確保 die-to-die 連接性的 UCIe 等業界標準，也是多晶粒系統能成功的重要因素，可確保品質、一致性與相互操作性。

另一個難題則在於設計與驗證流程。在 2D 設計領域中，團隊通常只處理自己負責的設計部分，然後將成果交給下一個對應團隊。對於多晶粒系統，團隊應共同因應挑戰，分析功耗、訊號完整性、鄰接效應(proximity effects)與散熱等參數。

EDA 公司在開發其工具流程時，也需要納入廣泛考量。具可擴展性、整體性、可靠且全方位的多晶粒系統解決方案可以提升生產力，同時讓團隊得以滿足其上市時程與 PPA 目標。如需深入瞭解如何以多晶粒系統的角度因應架構探索、系統實作、die-to-die 連接性、軟體/硬體測試、驗證、簽核、晶片生命週期管理與測試等步驟，請閱讀我的新論文「多晶片系統如何改變電子設計：整合異質晶片的全方位方法」。