從過度設計到協同設計:正視晶片的多物理場挑戰

在半導體產業中,解決一種問題,往往也會引發另一種挑戰。

目前,我們正在見證從單一晶片 (monolithic chip) 邁向 2.5D 與 3D 多晶粒設計 (multi-die designs) 的轉變。這些架構有助於解決效能、頻寬以及能源效率等重大挑戰,而這些都是滿足人工智慧 (AI) 系統與工作負載的關鍵要素。

然而,新的問題也隨之而來——也就是多物理場 (multiphysics)。

當邏輯、記憶體與運算單元被更緊密地封裝,並以更近的距離堆疊,它們之間會越來越容易受到熱能 (thermal)、電磁效應 (electromagnetic) 以及其他物理因素的相互影響。

在過去,這些物理效應通常被視為次要問題,可以在設計後期再進行獨立分析與修正。然而,隨著先進製程節點與多晶粒設計的發展,多物理場效應的交互作用變得更加顯著且難以預測。因此,工程團隊開始在設計中加入額外的裕度 (margin),以對抗不確定性。

但這樣的做法,本身也引發了一系列新問題。


解析多晶粒設計中的多物理場融合技術

了解為何必須在設計流程中提前導入多物理場分析


過度設計的代價持續攀升

在過去,產業面對不確定性的其中一種傳統應對方式,就是過度設計 (overdesign)。

當工程師無法完全預測晶片在真實運作環境中的行為時,通常會透過增加設計裕度 (margin) 來補償。例如為時序 (timing) 上加入保護頻帶 (guardband)、為功耗建立安全緩衝,並採取較為保守的設計決策,以避免後續發生失效問題。

然而,在先進製程節點下,過度設計的代價已變得太過高昂。

每增加一點裕度,都意味著在功耗 (power)、效能 (performance) 或面積 (area) 上的犧牲。每一個保守的假設,都可能造成矽資源浪費與效率下降。而這些代價累積起來相當可觀。

根據《International Journal on Science and Technology (IJSAT) 》的估計,過度設計所帶來的影響——主要源於為因應製程、電壓與溫度變異而導入的過多設計裕度 (或是保護頻帶)——在先進製程節點 (5奈米以下) 中,約佔總功耗損失的 20% 至 45%,並造成 20% 至 35% 的矽晶圓面積浪費

在 AI 系統中則更凸顯了這些權衡取捨,因為其對效能的需求極高,而能源效率同樣關鍵。工程團隊無法再因為缺乏對設計物理行為的充分掌握,而錯失最佳化的機會。

因此,我們需要更全面的分析與關連性 (correlation) 驗證,且必須更早將其導入設計流程。

2090918989

為何多晶粒設計使風險升高

多物理場效應並非獨立事件。在 2.5D 與 3D 多晶粒設計中,這些效應會彼此交互作用,且其影響也會層層累積放大。

  • 熱管理 (Thermal management):在堆疊或高度整合的設計中,熱能容易滯留於晶粒 (也被稱作小晶片) 之間,形成局部「熱點 (hotspot)」,導致晶片效能降低或損壞。
  • 電源完整性 (Power integrity):通過矽穿孔 (TSVs) 時的電壓下降可能導致電源波動,進而影響時脈穩定性。
  • 電磁干擾 (Electromagnetic interference):當高速訊號穿越高密度結構時,干擾會導致資料錯誤或串擾 (crosstalk) 現象。
  • 機械應力 (Mechanical stress):不同材料之間的熱膨脹係數差異,會在堆疊結構中引發結構翹曲 (warpage) 問題,進而導致裂縫 (cracking) 或分層剝離 (delamination)。

這正是業界「左移 (shift left)」思維如此重要的原因。如果團隊太晚才開始評估這些交互效應,往往會在後期面臨突發問題、反覆修正,甚至需要進行成本高昂的重新流片 (re-spin)。

但若能在設計初期即掌握這些交互作用,就能在複雜性演變為風險之前,做出更好的架構與設計決策。

更完善整合的晶片設計方法

在新思科技 (Synopsys),我們相信這項轉變需要一種更整合的設計方法,也就是將多物理場感知 (multiphysics awareness) 與真正的協同設計 (co-design) 直接導入工作流程之中,而不是將其視為後端活動來處理。

新思科技推出的第一波多物理場融合 (Multiphysics Fusion) 解決方案,正體現了此種全新方法。該方案結合新思科技領先業界的矽晶設計工具,與安矽思 (Ansys) 的黃金標準簽核 (gold-standard signoff)  分析功能,目前已可投入量產使用,並涵蓋五大關鍵領域:時序簽核 (timing signoff)、設計收斂 (design closure)、多晶粒設計 (multi-die designs)、類比與混合訊號 (AMS) 設計,以及光子設計 (photonics design)。

將這些能力串聯起來的關鍵,不僅僅是更強大的分析能力,而是在工程師既有設計與驗證流程中,建立更完整的設計情境資訊 (context) 以及達到更高的關聯性 (correlation)。

在時序簽核方面,這代表能夠理解真實世界的電源與熱條件如何影響時序行為。在設計收斂方面,代表能以更高信心、更少的迭代 (iteration) 解決實體問題。在多晶粒設計方面,代表能更早掌握系統層級的交互作用;在 AMS 設計方面,代表能將電磁效應提前納入關鍵決策;而在光子設計方面,則代表能消除人工設計交接,加速整體系統開發。

雖然這些屬於不同的設計流程,但其核心挑戰是一致的:理解多個物理領域之間如何交互作用,並相互影響。

與物理效應協同設計,而非規避

半導體產業長期以來將物理效應視為設計流程最後才需驗證的項目,但這樣的做法已難以為繼。

隨著多晶粒架構日益複雜,以及過度設計的成本愈加高昂,物理效應必須成為設計初期的核心考量之一。它應該用來引導設計權衡決策、提升分析結果的關聯性 (correlation),並在一開始就減少不必要的設計裕度 (margin)。

能夠成功實現這項轉變的團隊,不僅能避免設計後期的突發風險,還能做出更具信心的架構決策,重新取得因保守假設而流失的效能與效率,並在速度決定勝負的市場中搶得先機。