Language
English
日本語
简体中文
繁體中文
한국어
Ask
為何選擇新思科技
解決方案
產品
支援
資源
Language Selector
Search Synopsys.com
搜尋新思科技
Cancel
熱門內容
可信賴的汽車半導體之需求及最佳實踐
本白皮書協助您掌握汽車半導體品質、功能安全性、可靠度與資安挑戰，並分享業界最佳實踐。
深度解析Synopsys.ai 技術
觀看網路研討會，瞭解如何運用全方位AI技術提升晶片設計效率以應對系統複雜性挑戰。
Back
為何選擇新思科技
關於我們
職涯發展
合作夥伴與生態系統
全球辦公室
投資人關係
管理團隊
永續發展
新思科技完成收購Ansys
更多詳情
產業應用
AI晶片開發
Physical AI
車用
航太與國防
邊緣AI
高效能運算與資料中心
行動裝置
技術分類
人工智慧
雲端
電子數位孿生
Multiphysics Fusion
節能系統單晶片 (SoC)
多晶粒 (Multi-Die)
光子學與光學
可信賴的汽車半導體之需求及最佳實踐
本白皮書協助您掌握汽車半導體品質、功能安全性、可靠度與資安挑戰，並分享業界最佳實踐。
立即下載
按功能檢索
類比設計
數位設計
可測試性設計
驗證
硬體輔助驗證
簽核
矽生命週期管理
製造
矽智財 (Silicon IP)
查看所有產品
Synopsys.ai
AI賦能電子設計自動化
Design, Automation, Insights
AI驅動最佳化
設計、驗證、測試、類比
AI驅動分析
設計、流程控制、生產
生成式AI
24/7專家協助
代理型AI
多代理工作流程
電子設計自動化 (EDA)
Fusion Compiler
合成與實作
Custom Compiler
類比與客製化IC設計
3DIC Compiler
多晶粒設計
PrimeTime
設計簽核
VCS
邏輯模擬
TestMAX
IC測試
ICV
物理驗證
RedHawk-SC
數位電源完整性簽核
系統
Platform Architect
SoC架構探索
ZeBu
IC模擬
HAPS
IC原型設計
Virtualizer
虛擬原型設計
Synplify
完整FPGA流程
多物理
3DIC封裝分析
HFSS
電磁分析
Icepak
熱分析
矽智財 (Silicon IP)
介面IP
PCIe、DDR、MIPI、USB...
基礎IP
邏輯、記憶體、IO...
安全性IP
信任根 (Root of Trust)、加密技術...
SoC基礎架構IP
AMBA、基礎、VIP...
按市場應用檢索IP
AI、車用、5G
SLM IP
晶片內監控IP
驗證IP
AMBA、乙太網路、MIPI...
SolvNetPlus
SolvNetPlus可即時存取線上文件、下載、訓練課程及自助支援資源。
教育與訓練課程
新思科技技術專家提供專業訓練，包含公開課程與專屬課程。
學習
部落格
活動
詞彙表
新聞中心
成功案例
技術文章
教育與訓練課程
線上研討會
SNUG使用者大會
矽谷
徵稿
會議論文集
Language
English
日本語
简体中文
繁體中文
한국어
Home
系統驗證(Verification)與確認(Validation)
光學設計解決方案
Synopsys Converge
台灣
關於我們
新聞集錦
研討會及訓練課程
新思科技大學合作計畫 (Synopsys Academic & Research Alliances)
聯絡我們
影片集
部落格
資源
白皮書
成功案例
部落格
2021年高效能運算及雲端趨勢預測
2021年人工智慧晶片：五大創新預測
人工智慧(AI)如何賦予低解析度影像新生命
數小時內快速在十億閘級(Billion-Gate)設計中獲得可行的功耗驗證結果
針對超融合(Hyper-Convergent)晶片設計 需要新的電路模擬方式
何謂晶片生命週期管理(SLM)？
無懼短缺 晶片創新仍蓬勃發展
利用人工智慧(AI)設計的晶片超越摩爾定律成為半導體演進之未來
使用向外擴展的FPGA原型設計以趨近實際晶片
是否曾好奇是什麼在推動全球創新？
在高速的SoC Emulation上執行Trillion-Cycle等級的應用程式工作量
躍上雲端的EDA技術如何推動半導體創新
什麼是低功耗設計？
工程師會被自動晶片設計取代嗎？
專訪Amit Sanghani：淺談SLM
車用電子開發創新改革 迎向數位未來
提高偵錯生產力是顛覆 FPGA Prototyping現狀的關鍵
追求卓越、精益求精：利用單一整合的平台強化3DIC設計生產力
AI需要全新的低功耗設計方法
針對 AI SoC嵌入式處理器 IP進行標準檢測的7個竅門
人工智慧與AI晶片設計洐生出全新的「先有雞還是先有蛋」難題
人工智慧的下一步：2022年五大必關注的應用與趨勢
可測試性設計(DFT)存在於SoC設計的起點、終點及整個設計流程的所有環節
解決 AI 硬體中的功耗挑戰
2022 年會是雲端晶片設計元年嗎？
ISO 26262 是什麼？
用於自由曲面設計的五大 CODE V 工具
CODE V提供您快速且精確的公差分析工具
要如何得知晶片驗證已真正完成？
PPA(V)：使用變動式工作電壓優化效能功耗比
是什麼推動了Chiplets的需求？
使用 IC Compiler II Automated FreeForm Macro Placement 技術提高了生產力
SNUG 2022亮點：AI 正在快速推進晶片設計
無螢幕時代即將來臨？揭秘AR/VR智慧成像系統
人工智慧：驗證技術演進的下一步
新思雲 SaaS 解決方案：加速更高品質晶片的上市時程
創鑫智慧與新思科技合作 成功推出開創性的AI加速器
別讓X成為阻礙 Logic BIST 的問題
實現大型 SoC 與 AI 架構可測試性設計(DFT)的實用方法 (二)
3DIC如何帶動產品創新浪潮
在雲端利用IC硬體開發的6個理由
透過機器學習(ML)驅動的大數據分析為晶片設計取得可行見解
藉由機器學習 突破記憶體發展4 個關鍵瓶頸
合作案例亮點：使用NVIDIA A100 GPU 強化新思科技 PrimeSim 電路模擬
以晶片再造解決晶片供應壓力
2023年改變電子設計樣貌的3大關鍵技術
CODE V強大的公差最佳化 – 設計階段即可提升系統良率
實現更快的工程變更命令處理時間
何必犧牲QoR？優化設計簽核，以更智能的方法實現精確功能性 ECO
開闢晶片設計AI應用的高產能新途徑
超越人類極限—藉由AI 驅動的優化技術更快速地實現設計目標
電子業如何打造更加永續節能的世界
故障模擬技術如何跟上日益增加的晶片複雜度的腳步？
加速物聯網設計：萬物智能時代下的低功耗設計
人工智慧(AI)推動晶片設計新領域
晶片設計一次到位！AI 如何加速實現晶片驗證覆蓋率與偵錯？
別讓晶片故障毀了攸關安全的設計
應用於汽車與航太晶片設計的Linting技術
如何搭上PCIe 6.0未來發展的特快車
業界首個64 GT/s鏈結－PCIe 6.0新突破，讓資料傳輸速度再提升
多晶粒(multi-die)系統入門
探索多晶粒(multi-die)系統的未來
機器學習強化 Linting 工具以快速處理偵錯
確保可以避免晶片在使用現場出現故障的自動化方法
車用半導體的安全驗證方法
車用系統單晶片設計的必要條件
雲端IC如何縮短設計規則檢查(DRC)執行時間
運用虛擬金屬填充(Virtual Metal Fill)解決實際的設計問題
單一 SoC 和多晶粒系統的靜電放電(ESD)防護設計
新思科技收購 Silicon Frontline Technology 擴展旗下設計分析產品組合
輕鬆優化編譯器 (Compiler)
功耗感知測試：超越低功耗測試
利用整合分析平台強化晶片生命週期管理
何謂 AI 晶片？AI 晶片設計全方位指南
意法半導體與微軟如何使用 AI 驅動技術優化 PPA
客戶案例亮點：AMD 對新思科技 AI 驗證工具進行實測
新思科技隆重推出 Fab.da：全方位 AI 驅動解決方案促進半導體製造效率躍升！
運用基於 AI 的模式優化降低晶片測試成本
英特爾(Intel)在SNUG的主題演講：拓展形式化驗證之思維
透過以人工智慧驅動的驗證方法快速有效地達到覆蓋率目標
認識Synopsys.ai Copilot：業界首款專為晶片設計 打造的生成式 AI
2024年多晶粒(multi-die)系統的下一步
針對下世代晶片設計的測試資料串流解決方案
使用基於機器學習的巨集佈局，進行更快速且更佳的布圖規劃
運用虛擬金屬填充(Virtual Metal Fill)預測高層級網路的影響
展望2024年：汽車產業的未來
軟體定義車輛(SDV)如何改變當前的汽車設計
數位孿生如何推動汽車產業創新
軟體定義車輛的創新：全新 ECU 架構和開源計劃
程式碼Linting是什麼？進階Linting檢測與系統單晶片設計
汽車產業的任務剖析
實現大型 SoC 與 AI 架構可測試性設計(DFT)的實用方法 (一)
AI測試：超越傳統DFT架構
猜測估算法是否足以取得失效模式分佈？
功率感知測試：克服DFT和測試中的功耗挑戰
半導體 IC 中PVT 監控 IP是汽車安全不可或缺的要素
車用 IP 認證的重要性
數位化工具如何加速記憶體晶片設計和驗證
以AI 驅動的類比設計遷移
加速類比設計遷移
在普世智慧的時代中推動創新
圖形處理器(GPU)可以加速數位設計實作嗎？
生成式 AI 可望在2024年開創新契機
AI驅動的晶片設計如何因應未來挑戰？
人工智慧如何讓數位設計生產力最大化
瑞薩電子(Renesas) 利用 Synopsys VSO.ai 將SoC驗證效能提高30%
COMPUTEX 2024探索創新時代：以生成式AI驅動晶片設計
關於RISC-V的各個關鍵面向
應用機器學習加速 TCAD 校正
智慧製造推動下一代半導體晶片技術發展
利用人工智慧提高半導體製造效率
透過機器學習驅動的測試分析技術 來提升晶片產量
利用數據分析因應嚴苛的晶片複雜性和製程要求
從晶片設計到生命週期結束－減少記憶體故障以提升可靠度
藉由AI驅動的測試優化工具 解決半導體測試成本和設計時程壓力問題
先進節點設計的靜態資料損毀注意事項
用於先進節點GAA製程架構的PVT監控IP
適應性測試加速數據智能時代的到來
GUC採用 3DIC Compiler 進行2.5D/3D多晶粒封裝
三星半導體和新思科技合作 加速多晶粒系統設計
運用全新早期架構探索技術避免多晶粒系統重新流片
新思科技與力積電合作升級 3DIC 封裝技術以實現更快的AI推論
確保多晶粒系統的健康與可靠度
更快、更高容量的AI工作負載模擬與原型設計
AI加速： 利用新思科技 QIK和DSO.ai的「暖啟動」將Synaptics的四顯(Quad-Display)晶片遷移到ARC HS58x3
晶片製造商如何迎戰設計複雜性並加速創新？
運用Verdi互動式偵錯，減少模擬偵錯周轉時間
先進設計偵錯需要整合型的驗證管理
因應AI晶片新世代的SoC 設計與驗證解決方案
模擬回放(Simulation Replay)解決驗證關鍵挑戰
Verdi 波形實用性：以更快的執行時間和更少的記憶體完成更多工作
埃米級晶片將如何推動電子業發展？
運用AI及形式驗證技術減少人工處理並達成更高的晶片驗證覆蓋率
淺談覆蓋率收斂歷程
新思科技大膽預測：2025年人工智慧(AI)將開始相互協作
新思科技與台積公司(TSMC)的合作創新，如何推動晶片設計發展？
案例分享 - Credo Semiconductor 運用AI加速類比設計遷移
企業採用生成式人工智慧的投報率是多少?
以業界第一套超乙太網路和 UALink IP 解決方案賦能大量的AI叢集
新思科技HAPS-200 與 ZeBu-200 擴展業界最高效能的硬體輔助驗證產品組合
應用新思科技光學解決方案打造卓越的 AR/VR 顯示系統
運用Arm架構虛擬原型設計，為邊緣軟體開發帶來變革
從矽晶片到系統：重新定義工程設計
Skymizer以新思科技的HAPS原型設計技術將AI加速器IP開發作業的驗證週期縮短33%
運用 AI 的動態、自適應流程加速晶片設計
工程設計中的AI：科技如何重塑工程設計的角色與技能
AgentEngineer™ 技術將如何改變工程設計的流程
新思科技與安矽思強強聯手結合成為一家公司 激發從矽晶片到系統的創新
2025 年會有 50% 的新型 HPC 晶片設計採用多晶粒設計
多晶粒的健康與可靠性：新思科技和台積公司展示UCIe進展
新思科技拓展與Arm的合作，加速汽車產業朝軟體定義車輛轉型
人工智慧願景：現在就開始為未來的汽車與機器人打造晶片
簡化類比與數位製程節點遷移 AI工具扮演關鍵角色
解決類比設計挑戰以驅動數位化世界
小晶片(chiplet)入門指南：多晶粒設計的 8 大最佳做法
小晶片(Chiplet)設計：從概念到產品的關鍵考量
AI 新創公司正利用雲端技術加速晶片設計與產品上市時程
Cisco 運用 Synopsys Cloud將專案時程加速 66%
AI賦能，全面加速晶片設計流程
物理 AI (Physical AI) 的工程設計
使用 Fusion Compiler 自適應情境壓縮技術實現可預期的設計最佳化與收斂
讓代理型 AI 學會工程師的專業思維
新思科技大膽預測：到2027 年新出廠的汽車軟體系統將突破 6 億行程式碼
從核心確保 AI 安全：為何防護必須始於矽晶層級
新思科技大膽預測：2026 年，力場將使原子級模擬加速高達10,000 倍，開啟全新探索時代
LPDDR6 與 LPDDR5 及 LPDDR5X：有何不同？
新思科技推出業界首款完整 UFS 5.0 及 M PHY v6.0 IP 解決方案，驅動新世代高速儲存技術
全新的 Synopsys Multiphysics Fusion™ 技術將徹底改變晶片與產品工程
加速多晶粒創新：新思科技和三星(Samsung)如何打造晶片設計的未來
引領未來設計：3DIC Compiler 如何推動多晶粒設計領域的突破
運用 AI 更快更準確地偵錯
軟體定義硬體輔助驗證 (HAV)：AI 世代晶片設計的新標準
以時序感知多物理場 ECO 突破設計收斂瓶頸
從過度設計到協同設計：正視晶片的多物理場挑戰
從過度設計到協同設計：正視晶片的多物理場挑戰
從過度設計到協同設計：正視晶片的多物理場挑戰
電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程