以時序感知多物理場 ECO 突破設計收斂瓶頸

半導體晶片的簽核 (signoff) 流程本質上極為複雜，且需在緊迫的時程壓力下克服眾多挑戰。其中，尋找並修正動態壓降 (IR drop)，也就是電壓下降 (voltage drop)問題，是最關鍵的挑戰之一。若無法達成穩健的 IR 收斂 (IR closure)，將直接限制晶片的功耗、效能與面積 (PPA) 表現，並對電性良率造成重大影響。具體而言，未解決的壓降問題會導致分級損失 (binning loss)，使晶圓上可達到目標效能或頻率的晶粒 (die) 數量減少。換句話說，因電壓下降而無法達到預期運作頻率的晶片，將被降級或淘汰，從而降低每一片晶圓的高效能晶粒數量。若 IR 收斂耗時過長，則會同時造成首次投片 (tape-out) 與量產時程延誤，使晶片錯失上市時機、無法達成成本、PPA 及良率目標，進而影響其市場競爭力。

IR 壓降造成了不斷變化的多物理場 (multiphysics) 瓶頸，必須加以解決以避免上述問題。如今，多項因素讓 IR 壓降的挑戰性更勝以往，使其從一個例行性的電氣問題，演變為關鍵的簽核瓶頸。隨著幾何尺寸 (geometry) 持續縮小，先進製程節點的微縮效應 (scaling effect) 導致訊號路徑的電阻與電流密度同步上升，直接放大壓降現象。較高的電阻與電流意味著更嚴重的壓降。這會降低 VDD 供應電壓的裕度 (margin)，可能影響電路效能與可靠度 (reliability)，使得 IR 收斂相較於過去製程節點更加複雜且更為關鍵。

在 IR 問題重要性持續提升的同時，壓降分析的複雜度也顯著增加。有鑑於其動態切換行為，壓降分析必須將最壞情況納入考量。在先進節點 (advanced node) 中，元件之間的交互作用進一步加劇了此一挑戰，因為一顆電晶體所承受的應力可能影響鄰近元件，也提高了分析的複雜度。此外，電熱耦合效應 (electro-thermal coupling) 使得傳統的 IR 壓降分析轉變為多物理場問題。若要在實現最佳化 PPA 目標的同時確保晶片可靠度，針對這些耦合效應進行精確建模已成為必要條件。

解決壓降 (IR drop) 問題不僅需要更精確的分析技術，也仰賴更完善的 IR 收斂 (IR closure) 流程。在傳統的簽核設計收斂流程中，IR 分析通常是獨立執行的，與靜態時序分析 (STA) 沒有直接連結。當 IR 問題被發現後，會透過工程變更命令 (Engineering Change Order, ECO) 流程進行修正，接著執行一次布局繞線 (Place & Route, P&R) 迭代以實現這些變更。完成上述步驟後，才會對 ECO 後的布局進行 STA 分析。然而，在此後期階段才發現時序問題具有高度風險，因為修正這些問題往往需要進一步修改布局，並經歷額外的流程迭代 (iteration)，從而增加週轉時間與成本。

最終形成的結果是一個高度仰賴手動作業的迭代循環，通常需要經過多輪操作、耗時約 4 至 6 週才能完成 IR 與 STA 收斂。在此過程中，數千個 IR 違規修正大多仍依賴人工處理，或最多透過使用者撰寫的腳本來驅動，導致其修正方式多半是奠基於啟發式算法 (heuristic)，且難以達到最佳化。這些修正同時也會引入時序風險，經常需要更多手動迭代才能解決新產生的問題。常見的情況是「打地鼠效應 (whack-a-mole effect) 」，即修正一項 IR 違規的同時，又會引發新的違規問題。隨之而來的 ECO 反覆修改 (ECO churn) 會減緩設計收斂速度，延長整體設計完成時間，導致數週的延遲。

為了取得更卓越的成果，必須以具備預測性最佳化 (predictive optimization) 的多物理場感知 (multiphysics-aware) IR 流程，取代傳統反覆修正的方式。在改良的流程中，簽核品質 (signoff-quality) 的 IR 壓降分析會與簽核靜態時序分析 (STA) 整合，從而自動且即時地評估各種潛在變更對設計的影響。因此，工程變更命令 (ECO) 流程所需的迭代次數大幅降低，也更能夠以高精度預測針對性變更所帶來的影響。透過收斂且整合式的多物理場分析，可以達成自動化、具簽核時序感知的 IR 修正，進而產生更少次但品質更高的 ECO。最終實現更快速的 IR 收斂，以及整體晶片在功耗、效能與面積 (PPA ) 上的更佳表現。這些效益並非紙上談兵，而是通過實際生產環境驗證、並獲得使用者認可的流程。

新思科技透過整合以下解決方案的實作 (implementation) 和簽核技術，實現了從實作到最終簽核的整合式多物理場流程：

• Synopsys RedHawk-SC ：全方位的電源完整性 (power integrity) 簽核
• Synopsys Fusion Compiler™：從 RTL 到 GDSII 的實作平台
• Synopsys PrimeTime®：頂先業界的靜態時序分析工具
• Synopsys PrimeClosure™：黃金簽核設計收斂解決方案

此高度整合的流程帶來多項效益。由於在實作階段即內建多物理場感知能力(multiphysics awareness)，初始布局出現時序或 IR 壓降違規的機率大幅降低，從而實現「謀定後動 (correct-by-construction)」的設計方法，同時降低設計裕量 (margin) 要求，並在初期即達成更佳的 PPA 表現。此外，針對時序路徑進行原生多物理場分析，可更清楚地展現 IR 與熱效應的影響，從而實現預測性設計收斂優化，在不影響晶片時序的前提下，有效解決剩餘的 IR 違規問題。布局繞線 (P&R)、IR 分析、靜態時序分析 (STA) 與工程變更命令 (ECO) 之間的緊密整合，大幅降低在修正 IR 問題時破壞時序的風險，使 IR 與時序收斂能夠更高效地完成。各設計階段的週轉時間 (turnaround time) 因而縮短，整體收斂速度也大幅提升。這些成果已透過多家領先半導體公司於實際量產專案中的測量數據驗證，並涵蓋多種應用領域。