DSO.ai
由人工智慧驅動的設計應用
瞭解更多 →
運用虛擬金屬填充(Virtual Metal Fill)解決實際的設計問題
英文原文：Using Virtual Metal Fill To Solve Real Design Problems
2023年6月8日於《Semiconductor Engineering》刊登
執行 RC 萃取時預測金屬填充效果
瞭解半導體製程的人可能會對金屬填充的概念深感困惑。金屬填充概念非常直觀，佈局繁複的晶片會導致部分區域電晶體和金屬互連數量少於其他區域，因此，某些區域幾乎是空的也是合理的。那麼為什麼要投入成本在更繁複的光罩和額外金屬，只是為了填補這些空白區域呢？
答案是，金屬填充對晶片製程輔助益處遠大於金屬填充讓晶片複雜化的程度。單層上不平均沉積的金屬會產生不平坦的表面。不同厚度致使化學機械研磨在新的一層沉積之前更加難以將晶圓平坦化。透過將多邊形增加至晶圓上的功能元件之間的空白區域，金屬填充在 CMP 之前得以打造出統一的密度，且通常會在所有層上使用。
金屬填充有別於互連走線，因為其形狀的挑選是根據幾何來判斷而非以功能來考量。然而，新增的金屬會與晶片設計相互相作用，會對晶片設計的電阻和電容造成影響。金屬填充多邊形和功能邏輯錐之間存在電容耦合(capacitive coupling)，會影響晶片時序，因此在開發過程中某些時刻必須考量到這一點。設計人員已有兩種傳統方法來處理這個需求。
比較簡單的方法是直到簽核階段都忽略金屬填充。在沒有執行或考慮金屬填充的情況下，進行設計佈局與繞線，萃取了 RC 數值，並執行了靜態時序分析 (static timing analysis, STA)。隨著設計演變，多次執行此迴路，修正錯誤，並收斂時序。在認為設計已經就緒，可以進行簽核時，插入了金屬填充，並重新執行 RC 萃取，讓電容感應起作用。
由於增加大量金屬多邊形會改變時序結果，因此執行「最終」STA 必定會回報違規；而這些違規必須在完成簽核之前解決。然而，修正違規可能需要大量工程變更指令 (engineering change order, ECO) 迴路，每個迴路均包括 RC 萃取和 STA。由於這些迭代發生在設計過程末期，可能會延遲專案進度和至關重要的上市時程 (time to market, TTM)。
第二種傳統方法是在佈局階段期間的每個佈局與繞線步驟之後執行填充。這讓萃取和 STA 能夠說明每次迭代的金屬填充效果，並產生精準的時序結果。使用這個方法的問題是插入金屬填充會大幅增加佈局迴路的時間。在每一層插入金屬填充可能會增加每次迭代的時間，降低開發過程速度並延長 上市時程。
這兩種傳統流程並不能滿足如今大型且繁複的晶片設計需求。設計人員需要一個解決方案，既不會延遲排程，就萃取和時序精準度而言，又與「真實」金屬填充高度密切相關。在增加金屬填充後，最差負時序餘量 (worst negative slack, WNS)、總負時序餘量 (total negative slack, TNS) 和 時序違反路徑總數 (number of violating paths, NVP) 等關鍵指標必須以最小程度變更。該解決方案也必須輕鬆使用，並能夠妥善運用現有數據資料。
虛擬金屬填充 (Virtual metal fill, VMF) 正好提供了這樣的解決方案。這個方法可以高度精準預測執行 RC 萃取過程中的金屬填充效果。因此，接下來的 STA 也會高度精準。真實金屬填充僅能在簽核期間執行一次，而時序結果與執行真實金屬填充後的 STA 密切相關。在每次佈局迴路迭代執行 VMF的速度也夠快速，因此對專案排程或上市時程不會產生負面影響。
新思科技 StarRC 寄生萃取解決方案提供VMF 實作，有別於傳統，仰賴由使用者建立、容易出錯的FILL 參數檔，StarRC可以從
任何具有金屬填充的現有設計中擷取資料，並產生完全符合晶圓廠規則的參數檔來執行 VMF。這致使執行時間大幅縮短，減少每次佈局迭代的測試周轉時間(turnaround time, TAT)。此外，StarRC 也可以使用晶圓廠提供的金屬填充設計規則來產生 VMF 參數檔。
這個解決方案可支援由設計人員或晶圓廠執行的金屬填充，同樣適用於純數位流程、客製化/類比流程和混合訊號設計。VMF 解決方案可以與第三方佈局與繞線工具等任何設計實作平台一起使用，並支援業界標準 STA 解決方案，同時符合速度與精準度的需求，可以解決傳統流程的限制。
下列表格總結了在實際晶片設計上測量的部分關鍵指標。VMF 執行速度比真實金屬填充速度快 3 倍，因此可以用於每次迭代；同時，RC 萃取結果與金屬填充結果的誤差在 1% 之內。針對時序，WNS、TNS 和 NVP 也都與最終簽核數值十分接近，在最壞情況下僅有超過 1% 的誤差。這確保了排程後期中不會出現令人不快的意外。
傳統流程為 Real Metal Fill 填充和 StarRC 萃取。VMF 流程為 Virtual Metal Fill 填充和 StarRC 萃取。
VMF的開發正在進展中，並持續努力擴展到個別區塊之外，以考慮整個設計流程層級架構中各個元件的金屬填充效果。在接下來的部落格文章中將會探討這項工作的部分內容。現今晶片設計人員可以採用新思科技 StarRC VMF，解決繁複流程和 上市時程延遲的實際問題。隨著時間推移，解決方案日益完善，設計人員也能夠對快速、精準的解決方案充滿信心。
NEW 新思科技在矽谷的年度使用者大會(SNUG) 發表全新以AI驅動的EDA、IP與系統設計解決方案
NEW 新思科技運用NVIDIA的加速運算、生成式AI與Omniverse平台 展現電子設計自動化的高效能與新世代能力
新思科技推出Synopsys.ai Copilot以突破性的生成式AI效能加速晶片設計
新思科技利用全新RISC-V系列產品擴展旗下ARC處理器IP產品組合
新思科技與台積公司合作在N3製程上運用從探索到簽核的一元化平台以及經驗證的UCIe IP 簡化多晶粒系統的複雜性
新思科技與台積公司合作推動類比設計的遷移(Analog Design Migration) 該合作遍及台積公司先進製程的參考流程(reference flow)