電子設計自動化 (EDA)
系統
矽智財 (Silicon IP)
SolvNetPlus
教育與訓練課程
加速多晶粒創新：新思科技和三星(Samsung)如何打造晶片設計的未來
隨著半導體產業逐步從傳統的單晶片 (monolithic) 設計，轉向多晶粒 (multi‑die) 架構——也就是透過 小晶片(chiplets) 提升設計彈性、可擴展性與上市時程——工程團隊正面臨全新挑戰與複雜度。除了功耗、效能與面積 (PPA) 之外，設計人員現在還必須同時考量晶粒間的互連 (die-to-die connectivity)、先進封裝技術，以及多物理場 (multiphysics) 所帶來的影響。
此種更廣泛的設計範疇，代表著設計、IP、封裝與製造等各環節之間必須更緊密協作。
新思科技與三星晶圓代工廠 (Samsung Foundry) 正攜手合作，以因應這些挑戰，並提供整合式解決方案，協助晶片開發者應對多項同時匯聚的產業趨勢：
- AI 與高效能運算 (HPC) 工作負載需要極高的運算密度，以及前所未有的記憶體頻寬 (memory bandwidth)。
- 良率與成本壓力使得在先進製程節點上打造大型單晶片越來越不具實際效益。
- 上市時程 (Time‑to‑market) 壓力，促使設計團隊盡可能重複使用 IP 與既有設計模組。
- 系統層級的限制因素，涵蓋功耗、熱量 (thermal) 與訊號完整性，如今已成為主導設計決策的關鍵。
在多晶粒設計中，從封裝技術與晶粒間互連，到功耗管理與熱行為 (thermal behavior)，每個要素皆高度相互依賴。早期階段的規劃至關重要，因為在設計上游做出的決策，往往會對整個設計流程產生連鎖影響。
運用新思科技多晶粒解決方案加速創新
下載全方位電子書，深入瞭解如何克服多晶粒設計挑戰
從單點工具邁向系統層級解決方案
我們正與三星晶圓代工廠 (Samsung Foundry) 密切合作，打造結合製程技術、先進封裝、IP，以及 AI 驅動EDA 工具的整合式設計流程。
這項合作的核心重點之一在於系統技術協同最佳化 (system-technology co-optimization, STCO)，其範疇已超越傳統的設計技術協同優化 (design-technology co-optimization, DTCO)。不同於過去僅針對單一模組進行個別最佳化，STCO 讓客戶能在設計初期，全面評估晶粒、互連技術、封裝、供電架構與熱行為之間的權衡取捨。
三星晶圓代工廠解決方案與技術啟用資深總監 Kevin Yee 表示：「十年前，EDA 工具與 IP 大多是單點式產品。如今，成功的關鍵在於整體協作的能力——從系統單晶片 (SoC)、記憶體到封裝，缺一不可。新思科技已轉型為一家系統層級的企業，而三星晶圓代工廠也正透過整合製程、封裝與生態系的能力，朝相同方向邁進。」
此種以系統為核心 (system‑centric) 的設計方法，對於新進市場的業者而言尤其關鍵。許多 AI 新創公司、車用電子公司，以及專注於邊緣運算與嵌入式應用的開發團隊，往往缺乏自研晶片所需的資源。
Kevin Yee 指出：「許多企業知道他們需要採用以小晶片為基礎的多晶粒設計，但不一定清楚該如何有效整合所有環節。這正是經過驗證的方法論、自動化流程，以及晶圓代工廠與EDA 的深度協作，發揮關鍵作用的之處。」
善用 AI 驅動的自動化技術
隨著多晶粒設計日益複雜，仰賴人工的設計與驗證流程在速度或可擴展性上都難以滿足其需求。AI 驅動的自動化如今已成為加速設計週期、提升成果的關鍵要素。作為新思科技與三星晶圓代工廠長期策略合作的一環，我們正攜手將 AI 導入至各項設計方法論中，涵蓋物理實作 (physical implementation) 到系統層級最佳化的完整流程。
Kevin Yee 表示：「AI 為我們帶來的最大價值在於速度與品質。過去需要數天甚至數週才能完成的工作，現在得以在幾個小時內完成。讓客戶能夠探索更多設計選項、更快速地迭代 (iterate)，最終實現更優異的效能與更精準的設計成果。」
這些價值也包含運用 Synopsys 3DIC Compiler 等涵蓋架構探索至簽核 (exploration-to-signoff) 的整合平台，以 AI 驅動的技術，實現晶粒與封裝之間的熱行為 (thermal behavior)、訊號與電力完整性，以及供電最佳化。
Kevin Yee 強調：「AI 不只加速設計，它正讓設計變得更聰明。」
可落地應用的實際成果
新思科技與三星晶圓代工廠的擴大合作已開始展現具體成效。雙方攜手應對業界最具挑戰性的多晶粒設計議題，並在多項高影響力專案中，成功交付經實際量產驗證的解決方案：
透過自動化多晶粒設計加速 AI 運算
- 內容：採用 SF2P 製程技術 與 2.5D Cube-S 先進封裝，讓客戶成功投片(tape-out)。
- 方式：運用 3DIC Compiler 實現自動化的多晶粒實作流程。
- 成果：降低 50% 設計週期周轉時間，並同時提升 60% 訊號完整性 ，充分展現自動化技術如何大幅加速並優化複雜的 3DIC 設計。
- 效益：在不犧牲設計品質的前提下，協助 AI 與 HPC 客戶更快速上市。
驗證新一代記憶體整合能力
- 內容：完成 2.5D 中介層 (interposer) 設計驗證，整合系統單晶片 (SoC)、動態隨機存取記憶體 (DRAM) 與 HBM4 PHY，作為三星全方位解決方案的一部分。
- 方式：運用 3DIC Compiler 進行中介層上的自動化訊號繞線 (signal routing)。
- 成果：驗證對 HBM4 與新一代記憶體標準的設計就緒程度。
- 效益：讓客戶對先進記憶體整合方案的量產可行性更具信心。
推進開放式小晶片 (open chiplet) 互連標準
- 內容 ：完成 SF4X 製程投片，成功驗證 Synopsys UCIe IP 於 32G 資料傳輸速率下的效能。
- 方式：透過晶圓代工廠與 EDA 的緊密合作，確保可實現訊號完整性與效能目標。
- 成果：強化整體生態系對開放式小晶片為基礎的晶粒間互連之準備就緒程度。
- 效益：為可互通的小晶片設計與未來 HBM 架構奠定基礎。
降低複雜的 2.5D 和 3D 設計的風險
- 內容：共同開發及建議多晶粒設計流程
- 方式：利用 3DIC Compiler進行多物理場分析 (multiphysics analysis)，評估矽穿孔 (TSV) 設計、凸塊 (bump) 規劃，以及訊號完整性。
- 成果：在高度複雜的堆疊晶片 (stacked-die) 系統中，有效降低設計風險並提升結果的可預測性。
- 效益：協助客戶在控管系統複雜度的同時，順利達成效能與功耗目標。
奠定 AI 最佳化系統設計的基礎
- 內容：進行 AI 為基礎的系統層級最佳化早期探索。
- 方式：將機器學習 (machine learning) 技術應用於熱能、功耗與訊號完整性等挑戰。
- 成果：展現對更智慧化、更具適應性的設計流程的長期投入。
- 效益：協助客戶在設計規模與複雜度持續提升的情況下，具備因應未來挑戰的能力。
推動規模化的系統層級創新
展望未來，新思科技與三星皆預期系統層級設計架構與多晶粒設計，將不再侷限於 AI 與高效能運算領域，而是逐步擴展至車用電子 (automotive)、邊緣運算 (edge) 與消費者應用市場。
要加速這些應用落地，持續的生態系合作將成為關鍵。正如過去針對行動裝置與車用電子共同開發參考設計流程 (reference flows)，產業如今需要更清楚且可依照實際應用情境量身打造的多晶粒設計流程。
我們將持續與三星晶圓代工廠緊密合作，協助雙方的共同客戶，以更快的速度、更高的信心，以及更大的規模，持續進步與創新。