現代半導體晶片設計因受多種運作條件與物理效應影響,面臨愈來愈複雜的時序情境。這種複雜性在行動裝置和車用晶片中尤為顯著,主要是因為這些晶片需要多元的效能與可靠性需求下進行最佳化。目前,設計人員通常僅針對有限的時序情境進行優化,以管控運算負擔,但這種方法可能會導致效能欠佳,甚至在設計後期需付出高昂成本進行修正。儘管實作工具和工程變更命令(ECO)流程的進步提高了設計的可擴展性和收斂性,但在最佳化過程中仍面臨時序可見度不足的挑戰。自適應情境壓縮技術(Adaptive Scenario Compression Technology)提供了一種解決方案,它能將多個情境壓縮成可管理的組合,同時保留關鍵的時序資訊,讓設計全面優化並減少 ECO 循環。包括Samsung和Intel在內的早期採用者已證明這項技術能顯著改善時序違規,並減少 50% 的 ECO 迭代次數,從而提升設計品質與可預測性。
現代半導體晶片的特點是具有極為複雜的時序情境,通常多達數百種。這些情境來自於各種不同的操作模式,並因製程變異、溫度波動和電壓變化等因素而變得更加複雜。此外,若再考慮到老化效應、電遷移(electromigration)以及其他多物理現象,可能會進一步增加情境數量,並對晶片效能造成長期影響。
行動裝置與車用設計展現出最多樣化的時序情境。行動裝置的晶片必須因應多種操作模式,包括用於延長待機時間的低功耗模式、強調回應速度的標準模式,以及針對遊戲需求的高性能模式。車用晶片則需優先考慮可靠性和安全性,要求在極端條件下(例如高溫或冰點溫度)仍能保持性能,同時確保 10 到 20 年的長期使用壽命。
設計人員需在各種情境下對半導體晶片進行最佳化。而最佳化過程極為複雜,每增加一種情境都為設計帶來新的挑戰,需要同時考量性能指標、功耗和設計面積,這可能會延長設計時程並增加運算需求。設計人員必須在徹底的最佳化與實用的資源管理之間取得平衡,以確保達成效能目標的同時也能遵循專案時程與預算。
為了簡化最佳化流程,設計人員會根據過往經驗和初步試驗,挑選出十個左右的關鍵情境進行優化。這種做法能讓最佳化過程更有效率,並維持可控的運算資源需求。其餘的情境則留待設計分析和簽核階段再行處理。這種兩階段流程有助於在完整性與效率間取得平衡。
僅使用部分情境進行設計最佳化,可能導致演算法偏重所選情境,而忽略其他情境,進而造成效能與功耗表現不佳。後續評估被排除的情境時,可能會出現不符合規範的問題,例如時序違規,因而導致大量工程變更指令(ECO)迭代,既耗時又耗費資源。在現代設計中,特別是在行動裝置和車用領域,被排除的情境數量可能導致在簽核期間發現大量問題,這些問題通常會消耗超過設計時程三分之一的時間在 ECO 迭代上,進而延長設計時程並增加成本。
Synopsys Fusion Compiler等當代的解決方案,已經大幅提高設計實作階段情境數量的可擴展性,讓設計最佳化能涵蓋 20 到 30 個情境,效能遠超過以往僅能處理個位數情境的限制。此外,像 Synopsys PrimeClosure 這樣的 ECO 解決方案的進展,藉由提升物理感知(physical awareness)和整合內建實體引擎,能有效減少設計實作工具和簽核工具之間的反覆操作。
儘管有這些進展,如何在最佳化過程中擴展時序情境的完整可見度仍是一大難題。雖然已經有多種分析情境的關鍵性的方法,但由於時序變異性高,且不同最佳化類型之間的關鍵性程度也不同,這些方法的成效有限。舉例來說,某個情境在設定時間最佳化時可能不重要,但在設計規則檢查(DRC)最佳化時又變得至關重要。這種變異性使決策更加複雜,也突顯出必須要有更穩健的方法來確保在整個設計生命週期中所有相關情境都能被納入考量。
傳統情境選擇方法顯著的缺點是會完全喪失對被篩選掉的非關鍵情境的可視性。自適應情境壓縮技術透過建立模型來克服這項挑戰,這些模型能從大量時序情境中保留必要的時序特性,將它們壓縮成一組精簡的情境視圖。這種關鍵資訊的保留使得在設計最佳化過程中能有更充分的依據做出決策。
此外,鑑於不同的最佳化目標下情境的關鍵性和作用各不相同,自適應技術會根據每種特定的最佳化類型來量身打造其壓縮策略和建模方式。這種靈活性實現了全面的覆蓋率,支援並行的多目標物理最佳化,同時確保設計過程中所有相關情境都被納入考量。
將完整的簽核情境視圖整合到設計實作工作流程中,可以改善功耗、效能和面積(PPA)指標,同時也加速了獲得結果所需的時間(TTR)。透過將完整的物理最佳化技術應用於所有設計情境,此方法能提升整體設計品質,並減少後續簽核工程變更指令(ECOs)所需的工作量。這個方法的目標是將實施後的總負時序裕量(total negative slack, TNS)減少 95% 以上,從而顯著減少 ECO 迭代次數,簡化設計週期並加快產品上市時程。
三星電子(Samsung),全球領先的行動系統單晶片供應商,是這項技術的早期開發夥伴,在 2025 年於印度舉行的 Synopsys 用戶大會(SNUG)活動分享其應用經驗。三星電子團隊在八個獨特設計專案中導入自適應情境壓縮技術,加速Fusion Compiler完成區塊級收斂,成果顯著:在所有簽核情境下,實作後平均in setup違規減少 77.28%、in hold違規減少 91.5%、最大轉換時間違規減少 89.65%。
這些指標顯著改善,歸功於在實作流程中有效地壓縮超過 50 個情境,同時僅增加極少量的執行時間。這項進展使得工程變更指令(ECO) 迭代次數與傳統方法相比,平均大幅減少了 53.4%。
這些結果突顯自適應情境壓縮技術在增強設計效能和效率方面的效果。有關此案例研究和其他發現的更多詳細內容,請參閱 SNUG 會議簡報:「利用區塊級收斂快速追蹤 ECO 迭代(Fast tracking ECO cycles using Block Level Closure)」,作者為三星電子 (Samsung) 的 Deep Kalola、Utkarsh Agarwal 與 Preetham V。
英特爾(Intel),全球領先的高效能運算(HPC)系統單晶片解決方案供應商,也是這項技術的早期開發夥伴,在 2025 年於印度舉行的 Synopsys 用戶大會(SNUG)活動中分享了寶貴的經驗。自適應情境壓縮技術擴展了 Fusion Compiler 內的時序情境視圖,並確保了實作階段和簽核階段之間靜態時序分析(STA)設定和限制的一致性。在三個不同的高利用率測試案例中,包括一個利用率高達80%的案例(過去需要多次工程變更指令(ECO)迭代才能收斂),Fusion Compiler 提供的準確且全面的時序視圖,能加速時序收斂,僅需一次 ECO 迭代即可完成。
有關此案例研究和其他發現的更多詳細內容,請參閱 SNUG 會議簡報:「透過左移簽核收斂來加速產品上市時間(Accelerating Time to Market by Left-Shifting Signoff Convergence)」,作者為Intel的Anju KC、Rajiv Girdhar與Manjunath GC。
另一家領先的車用系統單晶片供應商及早期開發夥伴,在一個採用 3 奈米技術製程、超過800萬個instance的先進 ADAS 設計上成功驗證這項技術。自適應情境壓縮技術讓in hold的總負時序餘量(TNS)這個通常會導致工程變更指令迭代次數增加的關鍵指標顯著降低達 95%。這項改善也讓 ECO 迭代次數減少了 50%,大幅提升簽核收斂的可預測性。