藉由機器學習 突破記憶體發展4 個關鍵瓶頸

為何先進的記憶體設計需要不同的開發流程

現今記憶體架構更勝以往地被分為2.5D/3D的多晶片型設計。從設計、分析和封裝的角度來看，這些類型的架構相當具有挑戰性。考慮到完整的記憶體陣列(memory array)，在設計最先進的高頻寬記憶體(HBM)或3D NAND快閃記憶體晶片時，必須將晶片之間的互連以及配電網 (PDN)納入考量，以優化PPA和矽晶可靠度。

當涉及到先進的記憶裝置時，傳統的記憶體設計和驗證技術並不能完全勝任這項工作。模擬大型陣列是很耗時的，並且會由於周轉時間過長而延遲產品上市時間。當在製程後期才發現設計有問題，解決這些問題所需的手動反覆循環將再進一步導致延遲。

記憶體設計和驗證過程的「左移」(shift left)，是面對這些挑戰的唯一方法。將記憶體設計左移，可以更早進行更好的分析，避免在流程後期出現意外，也能減少反覆運算。採用這種方法還可以避免記憶體開發中影響整體周轉時間和上市時程的四個關鍵瓶頸：巨集單元特性化(macro cell characterization)、區塊設計(block-design)優化、佈局前後的模擬差異以及客製化佈局設計。

突破記憶體設計瓶頸

讓我們仔細看看這四個關鍵的記憶體開發瓶頸。巨集單元特性化需要蒙地卡羅模擬(Monte Carlo simulations)，或所謂的統計模擬，這雖然重要，但在傳統上仍屬於記憶體設計分析階段的可管理部分。然而，先進的記憶體設計會大幅增加執行詳盡的蒙地卡羅模擬所需的時間和資源，使其成為不切實際的解決方案。針對高sigma特性和確保設計的穩健性，更需要執行數十億次的模擬。幸運的是，機器學習(ML)在此可成為救星。藉由使用高精度的設計替代模型進行訓練，以預測高sigma電路行為，可以實際減少所需的執行次數。根據已發表的案例研究顯示，這種方法相較傳統方式可提升100-1000倍的速度，同時提供黃金標準SPICE結果1%以內的準確度。

機器學習加速的成果和人工智慧驅動的優化

如果機器和演算法可以自動優化設計呢？近年來，我們已經看到設計空間優化成為數位設計中一個完整的以AI驅動的工作流程。AI代理可以自動選擇元件參數、執行模擬、從結果中學習並在正確的元件參數上調整以反覆收歛。設計工程師可依靠AI驅動的設計優化，利用更少手動作業，更快地實現設計目標。

將記憶體開發左移的客製化設計解決方案

為了克服四個主要的記憶體設計和驗證瓶頸，可以在Synopsys Custom Design Family中找到相關技術說明。其中，新思科技 PrimeSim™ continuum電路模擬技術提供機器學習驅動的高sigma蒙地卡羅模擬和統一的工作流程，消除伴隨point tool流程而產生的問題和不一致。與新思科技 PrimeWave™設計環境整合，PrimeSim解決方案還提供早期寄生分析。最後，新思科技Custom Compiler™設計和佈局解決方案全面支援重複使用基於範本的設計。

隨著每一代晶片的誕生，記憶體設計和驗證的挑戰也越來越大。新思科技旗下完整的技術及解決方案，可協助記憶體設計左移，加快周轉時間和上市時程，並獲得所需的PPA結果。