取得最佳 QoR 和生产效率

针对功耗、性能、面积和良率优化设计

90% 的 FinFET 设计背后的技术

利用 Synopsys 设计平台,您可以快速地开发具有最佳功耗、性能、面积和良率的先进数字、定制和模拟/混合信号设计。如今大多数尖端的 FinFET 大批量生产设计都是采用 Synopsys 工具实现的。许多专为 FinFET 工艺开发的优化技术也有益于采用 28nm 节点和其他成熟节点的设计。

业内  领先的数字设计技术

  • 依靠我们的 Design Compiler® 系列综合和测试工具,最快速、最可预测地实现 RTL
  • 使用我们的新一代 IC Compiler™ II 布局布线系统取得业内最佳 QoR
  • 凭借我们的新一代 TetraMax® II ATPG 和诊断解决方案将测试向量的生成时间从几天缩短到几小时 

视觉辅助自动化加快 FinFET 定制设计

  • 使用 Custom Compiler™ 视觉辅助自动化将 FinFET 设计任务的时间从几天缩短到几小时
  • 确保准确、高性能并兼容我们业内领先的 CustomSim™、FineSim® 和 HSPICE® 电路仿真器

签核的黄金标准

  • 充分利用我们的 PrimeTime® 全套工具进行时序、信号完整性、功耗和变异感知分析
  • 通过进行 PrimeRail In-Design 电源网络分析提前发现并解决压降和电迁移问题,消除代价高昂的后期迭代
  • 使用我们的 StarRC™ 寄生参数提取工具对先进的多模式 FinFET 技术的物理效应进行建模

经生产验证的物理验证

  • 加快设计收敛,将 IC Validator 物理验证用于 In-Design 签核分析和自动解决违反设计规则的行为(包括多模式 FinFET)
  • 通过 IC Validator 的高性能引擎和智能多核扩展器实现更快的最终 DRC/LVS/FILL 签核

Synopsys 设计平台

90% 的 FinFET 设计背后的技术 

更多资源