SiliconSmart

全面的单元, I/O 和存储器特性表征

SiliconSmart® 是用于标准单元、I/O、复杂单元和存储器的全面的特性表征解决方案。其可以生成与 Synopsys 数字实现工具紧密相关的精确模型库。其内置的 FineSim™ 仿真技术以及与行业标准 HSPICE® 电路仿真器的紧密集成可以实现准确的特性表征和签核。SiliconSmart 支持所有标准模型,包括 NLDM(非线性延迟模型)、CCS(复合电流源)和 AOCV(先进的片上变异)模型。 

简介

准确的库特性表征是成功数字实现的基础。综合、布局布线、验证和签核工具依靠精细的模型库来准确地表现数字和存储器设计的时序、噪声和功耗。随着设计迁移到更小的工艺节点,单元库的复杂性也大大增加。这些节点的工艺变异性需要快速地对数百个工艺角进行特性表征。此外,晶圆厂也在不断更新 SPICE 模型,这就需要重复的特性表征。低功耗 SoC 设计引入复杂的单元,如多位触发器、多电压电平转换器和保持逻辑,并且必须准确对这些单元进行特性表征,以确保在多个电源域中有效的数字实现,因此进一步加大了特性表征的复杂性。 

优势

签核品质库,在 HSPICE 和 PrimeTime® 间的一致性最好

  • SiliconSmart 的精确特性表征和建模功能与 HSPICE 的高精度相结合,对于生成包括时序、功耗、信号完整性和 OCV 在内的签核品质库模型至关重要,确保在静态时序和功耗分析中最佳的 PrimeTime 精确度。SiliconSmart 独特的集成平台确保对先进工艺节点能在 PrimeTime 和 HSPICE 之间形成最佳的相关性

全面的解决方案

  • SiliconSmart 是为标准单元、I/O 以及多位触发器和存储器等复杂单元生成库的全面的解决方案

高性能的预特性表征优化技术

  • SiliconSmart 使用创新的预特性表征优化和智能优化技术,可减少库特性表征阶段所需的仿真运行数量,从而提高性能

先进节点应用

  • SiliconSmart 可以用于先进工艺节点的特性表征和建模,比如 16-nm 和 14-nm。支持 POCV 系数的生成和最新的 FinFET 模型
先进的单元特性表征解决方案

用于标准单元、复杂单元、I/O 和存储器的特性表征解决方案 SiliconSmart 

SiliconSmart 平台集成

集成平台 SiliconSmart 与 HSPICE 和 PrimeTime 可确保签核品质库 

针对先进工艺节点的高精度模型

20-nm 及以下工艺技术的标准单元库需要十分精确的时序和噪声模型,以确保准确的静态时序分析签核 - 尤其是工作在超低电压的移动 IC 应用。时序或噪声模型的小误差,都会在静态时序和噪声分析中导致明显的偏差,因为芯片工作电压往往十分接近晶体管的开关电压。这是先进节点中的新现象,必须在特性表征和静态时序分析解决方案中加以考虑。为了满足先进节点特性表征的精确度要求,SiliconSmart 模型的产生通过 PrimeTime 和 HSPICE 进行严格校准,以实现最佳的相关性和精度。

多 CPU、多机器系统实现快速特性表征

SiliconSmart 通过其内置的 FineSim SPICE 仿真器以及与 HSPICE 的紧密集成提供高效的特性表征。SiliconSmart 智能化地将测量与仿真曲线相结合,优化仿真的次数,通过并行技术来加速特性表征。其自适应并行任务管理器可将仿真分布到计算机服务器网络中,并根据 CPU 性能和作业队列平台自动调节 CPU 负载。每增加一个 CPU,总的特性表征效率几乎线性地提高。SiliconSmart 的默认配置支持五个 CPU,但是用户可以增加这个数目,只要有足够的 CPU 和仿真器许可证数量。 

自动功能识别和矢量生成

SiliconSmart 读取 CMOS 晶体管级单元网表并执行静态结构分析,以自动地确定该单元的功能。根据主输出和输入之间的通道连接块 (CCB) 切割和逻辑锥跟踪,可以处理各种不同的单元,从简单的标准单元到保持逻辑和 I/O 单元。自动功能识别出的电路拓扑还可让 SiliconSmart 生成一组矢量,以仿真单元所有可能的弧线。自动生成的矢量集涵盖所有必要的激励,没有任何冗余,并且使对单元进行特性表征所需的仿真数量降至最少,而不会损失任何的弧线覆盖率或模型精度。

为了仅对特定单元路径启用特性表征,SiliconSmart 还支持使用传统的用户自定义功能以及输入矢量,进行单元初始化和测量,以便进行模型创建。

自动功能识别和矢量生成可消除对预定义功能(如现有 .lib 文件中的功能)的依赖性。自动化加上可编程单元中支持的一组丰富的功能(如差分信号和可变电气模式),提供了灵活性和易用性,方便建立一个成功的特性表征。

预特性表征和约束加速度技术

SiliconSmart 可以在仿真之前进一步分析自动生成的矢量集。预特性表征过程包括共享状态特定的特性表征条件(又被称为矢量分级)和调用内置仿真器,以快速对分级箱中的这些矢量进行分级。完整的矢量集可以通过用户自定义的容错等级控制,被分类到不同的分级箱中。一个分级箱只需要一个仿真。同一分级箱中的其他矢量可由所创建模型中的相同测量结果表示。这能极大减少总的特性表征时间。

SiliconSmart 支持多种约束方法,从标准设计流程到尖端的应用,以最大化量产和性能。例如,SiliconSmart 允许在时序单元中对内部节点进行采样,以查找毛刺,从而避免建立/保持约束的过于乐观。此外,还提供多种方法来捕获不同设计风格的建立和保持时间检查之间的依赖性。

SiliconSmart 约束加速度技术可减少传统的非常耗时的约束测量任务。

制程变化模型生成

SiliconSmart 支持先进片上变异 (AOCV) 和参数片上变异 (POCV) 模型的制程变异建模功能。POCV 模型具有随机工艺变异,是一种高效紧凑的时序影响建模方法。POCV 正成为一种能够更好地解决 16-/14-nm 工艺技术中过度设计余量的建模方法。Synopsys 正在与半导体行业的领导者合作,包括硅晶圆厂、半导体公司、IP 提供商、EDA 工具公司和 IEEE-ISTO 标准机构,以便在整个行业内推广这项技术。 

嵌入式存储器重塑

存储器实例由存储器编译器生成,编译器包括设计网表、物理布局和电气模型。存储器编译器通过仿真数量十分有限的存储器实例来建立自己的建模数据库 - 通常是一个最小的,一个最大的,还有几个中等大小的。对于没有专门包含在存储器编译器模型数据库中的新创建的实例,存储器编译器使用内插和外插来拟合某些多项式方程。这种近似法不可避免地会导致模型不准确。SiliconSmart 通过精确快速地重塑这些实例,可避免出现不准确的情况。

SiliconSmart 存储器解决方案:

  • 使用 100% 基于仿真的方法进行准确存储器重塑
  • 使用内置 FineSim Pro 仿真技术实现高效率和大容量
  • 提供有效的基于激励的网表压缩,动态地消除存储器网表的非活动部分,并在不影响精确性的前提下加速仿真
  • 使用内部节点识别和存储器功能描述模板,易于使用
  • 通过简单的矢量生成和定制,重塑非常灵活

存储器重塑应用:

  • 嵌入式 SRAM
    • 同步/异步
    • 单端口/双端口
  • 嵌入式 REG 文件
    • 单端口/双端口
  • 嵌入式 ROM

库验证

SiliconSmart 包含一个闭环库验证功能,可针对预特性表征的行业库比较单元功能和数据精确性,确保 Liberty 与 Verilog 格式之间的模型一致性。 

SiliconSmart 技术特性

  • 内置 FineSim SPICE 仿真器并与 HSPICE 紧密集成
  • 并行特性表征分布在具有无限多 CPU 的异构计算机场中
  • 支持行业标准的加载共享系统
    • LSF
    • SUNGRID
  • 自动库特性表征建立
    • 基于 SPICE 网表的自动功能识别,包括基于状态表的功能
    • 自动的电路拓扑驱动的矢量生成
    • 自动的基于结构和/或仿真的矢量优化(预特性表征)
    • 用于连续测量的自动约束加速技术
    • 自动的特性表征点和范围选择
    • 自动地收集所有的仿真数据,同时生成所有模型视图
  • 有效的驱动器或模仿的驱动器,提供真实、非线性输入波形以进行特性表征
  • 状态和路径相关的时序和功耗
  • 通过高效的仿真输出缓存实现依赖性管理
  • 使用现有 .lib 文件实现自动重塑流程
  • Tcl 命令行用户界面
  • 单元类型

  • 单输出和多输出组合单元
  • 复杂的锁存器和触发器,包括保持触发器、多位触发器、双沿触发器
  • 复杂的多电压、双向 I/O 单元
  • 三态和漏极开路单元
  • 特殊单元,包括独热码 MUX、总线保持器和门控时钟
  • 特殊 I/O 单元,包括 LVDS、USB、PGIO、DDR、PCI、SSTL
  • 输入

  • SPICE 晶体管网表
  • 查分输入和输出
  • 多电压供电
  • 用户可指定的复杂负载网络
  • 每个驱动器多个模式的特性表征
  • SiliconSmart 接口格式

    SiliconSmart 输入和输出

    输出

    • 库 (.lib)
      • 非线性延迟模型 (NLDM)
      • 非线性功耗模型 (NLPM)
      • CCS 时序,功耗,噪声,变异感知
      • 紧凑的 CCS
      • ECSM(版本 2.1.1)时序,功耗,统计 (S-ECSM)
      • AOCV
      • POCV
    • Verilog
    • VHDL
    • IBIS I/O 模型

    测量

  • 固有延迟和输出转换时间
  • 有效的输入引脚电容
  • 最小脉冲宽度
  • 建立,保持,恢复,最小周期和移除时间
  • 约束缘控制
    • 依赖的或独立的建立和保持
  • 约束违反的确定
    • 功能故障
    • 绝对的、相对的和用户定义的延迟或回转退化
    • 输出和内部节点毛刺检查
  • 漏电和内部(传播的和隐藏的)功耗
  • 统计模型测量
  • IBIS 5.0 测量
    • 电流和电压曲线加上不同的启动延迟
    • 终端电阻 (ODT)
    • 可编程的驱动强度
    • 静态 IV 曲线生成的最佳点选择
  • 验证特点

  • Liberty 模型比较
  • 自动 Verilog 功能和反标验证
  • 支持的 SPICE 仿真器

  • HSPICE
  • FineSim
  • Cadence Spectre
  • Mentor Graphics Eldo
  • 平台支持

  • Red Hat Linux
  • SUSE Linux
  • 负载共享系统:LSF,SUNGRID