AI聊天机器人、自动化制造设备、自动驾驶汽车……各种带宽密集型应用蓬勃发展,推动芯片设计从单片式片上系统(SoC)转向Multi-Die系统。通过将多个裸片或小芯片集成到单个封装中,开发者可以扩展系统功能,降低风险并缩短产品上市时间。
如果我们想自己建造房屋,那么在此之前,一定需要一份详尽的设计蓝图,并精心规划出每个房间、走廊和门窗的位置。但如果等房屋已经开始建造了,再进行更改,不仅代价高昂,而且非常耗时。芯片设计,包括Multi-Die系统的基础构建,亦是如此,全部都需要细致入微的架构规划。
现今电子设备的功能着实令人惊叹。每隔几个月,开发者似乎总能突破可能的界限,而短短几个月后,他们又会再度超越。万物互联,产品尺寸日趋缩小,而功能却日益强大。然而,随着尺寸越来越小,开发者要想不断超越当前认知的极限,便会变得愈发具有挑战性。创新越来越难,而开发资源日益稀缺,则更是让创新难乎其难。预计到2030年,半导体行业将面临严重的开发人才短缺。毋庸讳言,人工智能(AI)将在应对芯片设计效率和创新挑战方面发挥举足轻重的作用。企业如何利用人工智能在竞争激烈的市场环境中保持竞争力?云计算是否对此也有影响?本文将简要介绍关于意法半导体和微软的案例研究,探讨人工智能驱动的设计空间优化如何帮助开发者在优化功耗、性能和面积(PPA)的同时提高芯片设计效率。
新思科技(Synopsys)近日宣布,与三星晶圆厂(以下简称为“三星”)深化合作,助力芯片制造商针对三星先进工艺加速设计2.5D和3D多裸晶芯片系统。此次合作解决了高性能计算、人工智能、汽车和智能手机等计算密集型应用,对于多裸晶芯片系统的关键需求。基于新思科技一系列全球领先的经认证EDA参考流程组合,包括新思科技3DIC Compiler和用于Die-to-Die互连的UCIe IP,和三星I-Cube和X-Cube技术,双方客户可以在三星5纳米、4纳米和3纳米工艺上加速开发多裸晶芯片系统。
验证过程中,如只考虑基本的ISA以及潜在的自定义扩展,该如何为RISC-V内核建立通用的设置,又该如何定义相关的SVA断言?这些SVA断言仅涉及流水线的开始和结束,而不包括内部细节或全流程的所有时钟周期。如果目标是检测单指令错误和多指令错误。单指令错误的发现相对容易,而多指令错误更难识别,因为会遇到CPU停顿事件,这些事件可以避免发生寄存器读写冲突。