DSO.ai
AI驱动的设计应用
了解更多 →
Table of Contents
AI聊天机器人、自动化制造设备、自动驾驶汽车……各种带宽密集型应用蓬勃发展，推动芯片设计从单片式片上系统（SoC）转向Multi-Die系统。通过将多个裸片或小芯片集成到单个封装中，开发者可以扩展系统功能，降低风险并缩短产品上市时间。
但是，Multi-Die系统开发本身也有挑战，验证方面尤其困难重重。验证过程必须非常详尽，才能发现严重错误并实现高性能设计。因此，2.5D或3D芯片技术对验证过程的影响可能超乎人们的想象。
不过，新思科技的VCS®功能验证解决方案的原生框架支持分布式仿真，让开发者能够将大型仿真任务分成若干较小任务运行，从而摆脱容量限制，最大限度减少错误，打造更出色的Multi-Die系统。本文将详细介绍分布式仿真的相关内容并说明英伟达如何借此提升仿真性能。
分布式仿真助力功能验证
仿真是功能验证的主要方法，能够发现设计中的大多数错误。随着Multi-Die系统日益成为主流，芯片制造商已研究出了多种方法应对开发过程中的各类挑战。Multi-Die系统规模庞大，仿真工作繁多，无法一次完成，因此许多芯片制造商选择“拆分”运行。但是，这种手动方法需要编写脚本，还需将多次运行的结果进行整合，非常耗时且容易出错。此外，该方法通常不支持复用。
分布式仿真技术允许多个可执行文件并行仿真，且无身份限制。换言之，同一仿真可执行文件（simv）可以运行N次，每次与不同的simv一起运行，也可根据需要组合运行。它同时支持寄存器传输级（RTL）互连和测试平台互连，较采用单一可执行文件的方法性能更佳。设置内部解决方案可能需要耗费数周时间，而分布式仿真只需短短几天即可完成准备并开始运行，所需内存资源较少，因而可以节省与大容量主机和集群计算机相关的成本。
分布式仿真的工作方式相当简单。首先，用户将仿真任务分为多个可执行文件，每个simv均使用一个额外的开关进行编译。运行时配置文件指定要连接的RTL和测试平台部分。运行期间：
- simv实例实际上就是单片式SoC，可以按任意顺序独立启动，并将特定选项作为开关传递
- 主simv使用单独的开关，负责控制仿真并承担主要工作
- 主simv调用单独的服务器进程来控制通信
- 运行结束时，所有仿真均生成单独的可执行文件，从而提供单个仿真结果
在今年春季举办的2023年SUNG硅谷大会上，英伟达介绍了其使用分布式仿真验证多芯片GPU系统的情况。传统方法涉及多个步骤，并需要大量时间和内存资源。对每个独立的芯片进行仿真本就需要消耗大量资源，而对整个Multi-Die系统进行仿真所需的内存和运行时间则是预期的2倍以上。
英伟达高级验证开发者Kartik Mankad在会上的演讲中指出：“借助新思科技的分布式仿真技术，我们可以轻松地对不同类型的Multi-Die系统进行仿真，参与团队无需投入更多精力，也无需担心集成和复用问题，并可保留每个单芯片环境的全部功能。与传统方法相比，新思科技VCS功能验证解决方案的分布式仿真功能将仿真速度提高了2倍。”
总结
随着AI和高性能计算等应用的激增，Multi-Die系统能够帮助芯片制造商应对日益繁重的计算工作负载难题。在芯片开发过程中，仿真长期以来一直都是功能验证的主要方法，可以详尽检测出各种错误，确保设计如期进行。但Multi-Die系统也带来了新的挑战。
Multi-Die系统复杂且规模庞大，仿真工作量巨大，无法在一次运行中完成，因此，芯片制造商转而采用内部开发的解决方案来拆分仿真工作，但这种方法需要手动操作，并且非常耗时。目前，市场领先的新思科技VCS功能验证解决方案提供了全新的技术，相比传统方法，可将Multi-Die系统的仿真速度提高2倍。借助分布式仿真，设计团队可以将大型仿真作业分成若干部分运行，从而节省时间，减少工程工作量，并降低与大容量主机和集群计算机相关的成本。Multi-Die系统为半导体创新指明了方向，而分布式仿真等验证技术可以帮助芯片制造商优化设计结果。
Continue Reading
