DSO.ai
AI驱动的设计应用
了解更多 →
设计和验证工程师可结合使用 Synopsys 的 VC Formal™、VC LP™、VC SpyGlass™ 和 SpyGlass® ,无需复杂的设置、测试平台或激励,即可在设计流程的早期快速分析并检查 RTL 设计。这样可在仿真之前发现大部分缺陷并进行修复,提高仿真的速度和效率,并减少总体成本、时间和精力。Synopsys 的 SpyGlass 和 VC Formal 解决方案基于下一代数据库和引擎构建,可提供验证超大、超复杂设计所需的功能和性能。VC Formal 和 VC LP 提供统一的设计读取并支持与 Design Compiler 相同的 Tcl 命令,简单易用并可以出色地调试问题,从而实现快速轻松地部署。Synopsys 提供全面的咨询服务以加速这些技术的采用,并派遣专家将这些技术推广到客户的生产设计中。