物理验证

IC Validator

ic validator 物理验证

业界领先的性能

IC Validator 是一套全面的signoff物理验证解决方案,可以帮助客户在各个工艺节点上,从成熟到先进,显著提高其生产效率。IC Validator为超多2,000个CPU提供业内最佳的分布式处理扩展性。这个工具的性能和扩展性实现了目前业内最大的掩膜版限制芯片,具有数十亿个晶体管,同天设计规则检查(DRC),布局与原理图(LVS)以及虚拟填充(dummy fill)周转时间。

 

 

IC Validator 物理验证与 Fusion Design Platform中 的Fusion Compiler™RTL-to-GDSII解决方案以及 IC Compiler® II 布局布线系统,达成无缝集成。这种集成的融合技术通过在实现环境中实现独立的signoff质量分析和自动修复,加速了芯片设计制造的闭合。

最新视频

为先进工艺节点物理signoff打造的 IC Validator 创新

产品演示:采用云技术的 IC Validator DRC

产品演示: Explorer DRC

了解 IC Validator 采用的最新技术包括 Explorer DRC, Live DRC, 高度延展性以及将流片时间缩短两倍的弹性计算。

了解我们如何使用IC Validator 做 DRC 检查,扩展到更快性能以及弹性CPU管理,使我们能够快速增加或移除CPU。

了解如何在 SoC 整合中使用 Explorer DRC 达到最快设计验证。Explorer 使设计者能更快运行 DRC 并在几小时内而非几天内就隔离糟糕的设计弱点。 

为当下先进工艺节点设计解决物理Signoff的 TAT 挑战

如何为定制设计流程做按需 signoff DRC

如何在芯片整合期间加快 DRC 检查

更多视频资源

按主题分类的技术视频系列