尖端芯片设计不容出错,因此选择合适的工具是顺利完成硅晶设计签核的关键。Synopsys 提供种类广泛的集成系列产品,完美结合了现代一流的设计分析和签核产品,这些技术均以金牌签核为基础,值得客户信赖。Synopsys 在业内保持领先,不断创新设计签核,解决高级工艺节点中日益增多的设计复杂性、规模和芯片设计新要求等难题。 

加快设计收敛

Synopsys 的设计分析和签核解决方案包括用于静态时序分析、高级信号完整性、电源和 电源完整性、寄生参数提取、ECO 收敛、晶体管级分析和库表征的广泛产品组合。签核技术与  IC Compiler™II  和  Fusion Compiler 的本机集成,使物理设计人员放心地释放全部性能-功耗-面积 (PPA) 潜力,通过最快的路径完成设计收敛。

最新资讯与资源

解决方案概述

时序和 ECO 收敛

Synopsys 的  PrimeTime®  解决方案 利用 POCV 和变异感知建模,提供快速且节省内存的标量和多核静态时序分析、分布式多场景分析和 ECO 修正。

 PrimeECO™ 解决方案 是业内首款借助签核实现的 ECO 收敛解决方案,在一个控制台即可完成全部签核收敛。

Tweaker 解决方案是一个综合性 ECO 平台,只需一台设备即可实现灵活的流程控制和集成化的 GUI。

 PrimeShield 解决方案提供 业内最快的设计稳定性分析解决方案,该解决方案基于金牌  PrimeTimeSTA  构建而成并利用突破性机器学习技术实现加速。 

晶体管级签核

NanoTime 是一套金牌时序签核解决方案,用于 CPU  数据路径、嵌入式存储器和复杂 AMS IP 模块的晶体管级设计。 

它可与 Synopsys 的 PrimeTime® 产品无缝集成,从而对同时包含门级和晶体管级模块的设计实现全芯片分析。在包含 CustomSim® 和 HSPICE(用于电路仿真)和 ESP-CV(用于符号仿真)的 Synopsys 定制设计验证解决方案中,NanoTime 是一个关键的组件。

电源和电源完整性收敛

PrimePower 从 RTL 环节开始,直至实现环节,持续分析模块和全芯片设计的功率耗散,协助完成功耗签核。

RedHawk Analysis Fusion 在 IC Compiler™II 和 Fusion Compiler™ 解决方案中及早提供全面的设计期间电源完整性分析和修复,在物理设计实现阶段保障签核准确性。 

库表征

 SiliconSmart® 解决方案 为标准单元、I/O 和内存提供快速、准确且经过高级节点验证的库表征。 

SiliconSmart 的创新技术利用嵌入式黄金参考 SPICE 引擎,加快表征 PrimeTime 静态时序分析所使用的高级 Liberty 模型,以准确衡量超低压 FinFET 工艺中产生的影响时序的效应。

寄生参数建模和提取

 StarRC™ 解决方案 提供 金牌签核寄生参数提取,确保获取准确的硅晶结果,以支持高级晶圆代工厂节点和设计 流程。

 QuickCap® NX 解决方案是支持高级节点工艺建模和高精度库表征的 金牌提取参照工具。