IC Compiler

布局和布线系统

IC Compiler™ 布局和布线系统是一个单独的、具备收敛性的、芯片级物理实现工具。它集扁平化及层次化设计规划、布局、时钟树综合、布线和优化、可制造性及低功耗众多功能于一体,从而能够如期交付先进设计。如需了解 Synopsys 最新的布局和布线系统,请参考 IC Compiler II。 

优势

  • IC Compiler 是一种全面的布局和布线系统,可用于成熟及新兴工艺技术节点下的设计。
  • 采用 IC Compiler 层次化设计技术可实现强大的设计规划和早期的芯片级探索/分析功能,以处理大规模复杂设计。
  • IC Compiler 能够提供更小的芯片尺寸,实现可预见的设计收敛,从而降低设计成本。
  • 采用 Zroute 数字布线器技术的 IC Compiler 结合先进的布线算法、并行的可制造性优化和多线程技术,不仅可以提高可制造性,还可以缩短周转时间。
  • IC Compiler In-Design 技术与 IC Validator 签核 DRC 和金属填充解决方案无缝集成,从而缓解设计人员在设计实现阶段做快速签核收敛所遇到的制造合规困难。
  • IC Compiler 是 Synopsys 设计平台的组成部分,与行业标准签核解决方案 – PrimeTime SI 及 StarRC 有着紧密的相关性,与 Design Compiler Graphical 间具备价值链接。 
IC Compiler 和 IC Compiler II 均为 Galaxy 设计平台的综合性布局和布线引擎