EDA工具
System
IP
SolvNetPlus
培训中心
通过开放协作开启创新新时代
新思科技是 RISC-V 国际基金会的高级会员，支持 RISC-V 的成长与发展。RISC-V 是一种开放标准指令集架构（ISA），正在改变处理器格局。新思科技提供全面、即用型的设计、验证和 IP 解决方案，使设计人员能够在每个基于 RISC-V 的设计中充分发挥灵活 ISA 的潜力。
关键优势
新思科技 RISC-V解决方案
设计、RTL 分析与优化
新思科技Fusion QuickStart Kits (QIKs) 针对 Synopsys ARC-V™ 和 SiFive Intelligence™ X280 以及 Performance™ P550 处理器 IP，包含实现脚本、参考指南和基础平面图，使设计人员无需从零开始。结合 QIKs、新思科技 Fusion Compiler™ RTL-to-GDSII 设计工具以及 Synopsys Design Space Optimization (DSO.ai™) AI 应用，可加速基于 RISC-V 的 SoC 设计开发。
RTL Architect 是一个多维实现预测引擎，使 RTL 设计人员能够预测其 RTL 更改对 PPA 和拥塞的影响。
验证
新思科技在RISC-V验证领域处于领先地位。提供专门的解决方案 ImperasDV 和 STING，用于 RISC-V 处理器和系统级验证。这些解决方案与行业领先的新思科技VCS® 仿真工具、VC Formal™ 和 Verdi® 调试工具可结合使用，以提高效率。新思科技的 EDA 工具组、仿真以及虚拟原型解决方案进一步支持 RISC-V SoC 验证。
处理器 IP
新思科技ARC-V™ 处理器 IP 包含了高性能、中端和超低功耗的多款RISC-V 处理器选项，以及功能安全版本，以确保在广泛的应用工作负载中实现最佳的功耗性能效率。新思科技ARC-V 处理器 IP 与不断扩展的 RISC-V 生态系统完全兼容，为开发人员提供多种选择，以构建灵活的开发环境并配备所有必要的开发工具。同时，新思科技还提供值得信赖的 MetaWare 开发工具包，其中包含开发、调试和优化基于 ARC-V 处理器设计的嵌入式软件所需的全部组件。
定制处理器和加速器
ASIP Designer 帮助团队通过架构探索构建定制的 RISC-V 处理器。其关键功能包括快速探索架构选择，生成高效的基于 C/C++ 编译器的软件开发工具包，该工具包可自动适应每次架构更改和自动生成功耗和面积优化的、综合的 RTL。
相关产品
早期软件开发
针对 RISC-V 处理器的早期软件开发受益于 新思科技的虚拟原型和硬件辅助验证（HAV）解决方案。
新思科技Virtualizer 和 VDKs 使开发人员能够模拟硬件行为并提前测试软件，加速开发周期，确保在物理硬件可用之前软件已准备就绪。Synopsys ZeBu® 和 HAPS® HAV 解决方案通过硬件加速器和基于 FPGA 的硬件原型验证，使软件能够针对真实硬件行为进行验证。
这种组合使开发人员能够进行广泛测试，确保 RISC-V 应用的稳健性和高效性，从而缩短产品上市时间并提高软件质量和性能。
相关产品
新思科技云
新思科技Cloud 是一个软件平台，通过浏览器交付 EDA 工具、IP 和其他产品，实现端到端的芯片设计。该平台提供按分钟计费的无限 EDA 软件许可证，以及完整的许可证管理自动化、增强分析功能和多厂商流程支持等特性，帮助您更快地设计出更高质量的芯片。
新思科技Cloud 提供基于 RISC-V 的子系统参考设计免费试用，采用 rocket-core，并集成新思科技LPDDR 和 UART IP，同时可访问行业领先的 新思科技VCS® 仿真和 Synopsys Verdi® 调试工具。